맞춤기술찾기

이전대상기술

반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

  • 기술번호 : KST2015100086
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지를 개시한다. 이 반도체 패키지의 제조 방법에 의하면, 단자가 형성된 기판 상에 고분자 수지와 솔더입자를 포함하는 혼합물을 도포하고 가열함으로써, 솔더입자가 가열된 고분자 수지 내에서 상기 단자 쪽으로 유동(또는 확산)하여 상기 단자의 노출된 표면, 즉 상기 단자의 측면과 상부면에 부착되어 솔더막이 형성된다. 이러한 솔더막은 후속의 플립칩 본딩 공정에서 반도체 칩의 단자와 기판의 단자 사이의 접착력을 향상시킬 수 있다. 솔더 입자, 유동성 고분자 수지, 반도체 패키지
Int. CL H01L 23/48 (2006.01)
CPC
출원번호/일자 1020090055478 (2009.06.22)
출원인 한국전자통신연구원
등록번호/일자 10-1208028-0000 (2012.11.28)
공개번호/일자 10-2010-0137183 (2010.12.30) 문서열기
공고번호/일자 (20121204) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.06.22)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 엄용성 대한민국 대전광역시 유성구
2 최광성 대한민국 대전광역시 유성구
3 배현철 대한민국 대전광역시 유성구
4 이종현 대한민국 경기도 구리시
5 문종태 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.06.22 수리 (Accepted) 1-1-2009-0376217-87
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
3 의견제출통지서
Notification of reason for refusal
2012.07.12 발송처리완료 (Completion of Transmission) 9-5-2012-0400469-13
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2012.09.10 수리 (Accepted) 1-1-2012-0728652-29
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2012.09.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2012-0728653-75
6 등록결정서
Decision to grant
2012.11.23 발송처리완료 (Completion of Transmission) 9-5-2012-0710664-58
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제 1 기판에 제 1 단자를 형성하는 단계;고분자 수지와 솔더 입자를 포함하는 혼합물을 공급하여 적어도 상기 제 1 단자의 상부면과 측면을 덮는 단계;상기 솔더 입자의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 제 1 단자의 상부면과 측면을 덮는 솔더막을 형성하는 단계; 및상기 솔더막을 형성한 후에, 상기 고분자 수지를 제거하여 상기 솔더막을 노출시키는 단계를 포함하는 반도체 패키지의 제조 방법
2 2
제 1 항에 있어서,상기 제 1 단자는 상기 제 1 기판의 상부면으로부터 위로 돌출되며, 금속 패드와 그 위에 위치한 금속 범프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법
3 3
제 2 항에 있어서,상기 금속 범프는 필라(pillar)형 또는 스터드(stud)형인 것을 특징으로 하는 반도체 패키지의 제조 방법
4 4
제 1 항에 있어서,상기 제 1 단자를 형성하기 전에, 상기 제 1 기판에 홀을 형성하는 단계를 더 포함하되, 상기 제 1 단자는 상기 홀의 측벽과 바닥을 덮도록 형성되며, 상기 솔더막은 상기 홀을 채우는 것을 특징으로 하는 반도체 패키지의 제조 방법
5 5
제 4 항에 있어서,상기 제 1 기판의 전면과 후면을 평탄화하는 단계를 더 포함하는 반도체 패키지의 제조 방법
6 6
제 1 항에 있어서,상기 혼합물은 연장되어 상기 제 1 단자와 이웃하는 제 1 단자 사이를 덮는 것을 특징으로 하는 반도체 패키지의 제조 방법
7 7
삭제
8 8
제 1 항에 있어서,상기 노출된 솔더막의 측면을 덮는 유동성 경화 수지를 공급하는 단계;제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자와 상기 솔더막이 서로 접하게 하는 단계; 및상기 솔더막의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 솔더막이 상기 제 1 단자와 상기 제 2 단자를 결합시키는 동시에 상기 유동성 경화수지가 경화되는 단계를 더 포함하는 것을 반도체 패키지의 제조 방법
9 9
제 1 항에 있어서,상기 제 1 기판을 가열하기 전에, 제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자가 상기 제 1 단자에 근접하게 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법
10 10
제 9 항에 있어서,상기 혼합물은 경화제를 더 포함하며, 상기 제 1 기판을 가열함으로써 상기 경화제에 의해 상기 고분자수지가 경화되는 것을 특징으로 하는 반도체 패키지의 제조 방법
11 11
제 8항 또는 제 9 항에 있어서,상기 제 2 기판은 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법
12 12
제 1 항에 있어서,상기 솔더 입자는 0
13 13
제 1 항에 있어서,상기 혼합물은 상기 솔더 입자와 상기 고분자 수지를 부피비로 1:9~5:5로 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법
14 14
제 1 기판;상기 제 1 기판에 형성된 제 1 단자;상기 제 1 기판과 접하지 않고 노출된 상기 제 1 단자의 표면을 모두 덮는 솔더막;상기 제 1 기판 상에 위치하는 제 2 기판;상기 제 2 기판의 하부면에 형성되며 상기 제 1 단자와 인접한 제 2 단자;상기 제 1 기판과 제 2 기판 사이를 채우는 절연막; 및상기 절연막 내에 위치하되 상기 솔더막과 이격된 솔더 입자를 포함하되,상기 솔더막은 연장되어 상기 제 2 단자의 측면을 덮는 반도체 패키지
15 15
삭제
16 16
삭제
17 17
제 14 항에 있어서,상기 제 2 기판은 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP05588667 JP 일본 FAMILY
2 JP23003876 JP 일본 FAMILY
3 JP26195107 JP 일본 FAMILY
4 US08030200 US 미국 FAMILY
5 US08568398 US 미국 FAMILY
6 US09237927 US 미국 FAMILY
7 US10390882 US 미국 FAMILY
8 US20100320596 US 미국 FAMILY
9 US20110077638 US 미국 FAMILY
10 US20140058379 US 미국 FAMILY
11 US20160128774 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP2011003876 JP 일본 DOCDBFAMILY
2 JP2014195107 JP 일본 DOCDBFAMILY
3 JP5588667 JP 일본 DOCDBFAMILY
4 US2010320596 US 미국 DOCDBFAMILY
5 US2011077638 US 미국 DOCDBFAMILY
6 US8030200 US 미국 DOCDBFAMILY
7 US8568398 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.