| 1 |
1
Si 기판을 준비하는 단계;상기 Si 기판 상에 소정 재료의 제1 막을 형성하는 단계;급속 열처리(rapid thermal annealing)를 수행하여, 열적 응집(thermal aggregation)에 의해 상기 Si 기판 상에 상기 재료로 구성되는 복수의 나노입자를 형성하는 단계;1차 무전해 식각(MCE)을 수행하여, 상기 Si 기판 표면에 20 nm 내지 80 nm 크기의 나노홀을 형성하는 단계;상기 나노홀이 형성된 상기 Si 기판 표면에 소정 재료의 제2 막을 형성하는 단계;2차 무전해 식각을 수행하여, 20 nm 내지 80 nm 직경의 Si 나노와이어를 형성하는 단계를 포함하고,상기 제1 막의 두께를 제어하여 상기 나노입자의 크기를 제어하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 2 |
2
청구항 1에 있어서, 상기 소정 재료로서, Ag, Ag 합금, Pt 또는 Au 재료를 이용하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 3 |
3
청구항 2에 있어서, 상기 소정 재료로서 Ag 재료를 이용하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 4 |
4
청구항 3에 있어서, 상기 Ag로 이루어진 제2 막 상에 Pt 또는 Au로 이루어지는 제3의 막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 5 |
5
청구항 4에 있어서, 상기 제3의 막은 Au로 구성되는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 6 |
6
청구항 1에 있어서, 상기 제1 막은 스퍼터링, 증착 또는 증발 방법에 의해 형성하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 7 |
7
청구항 1에 있어서, 상기 제2 막은 스퍼터링에 의해 형성하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 8 |
8
청구항 7에 있어서, 상기 스퍼터링을 수행하는 시간은 나노홀들이 상기 제2 막에 의해 덮이지 않고 또 제2 막이 연속적으로 형성되도록 제어되는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 9 |
9
청구항 4에 있어서, 상기 제3 막은 스퍼터링에 의해 형성하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 10 |
10
청구항 1에 있어서, 상기 제1 막을 형성하기 전에 상기 기판을 친수성 표면으로 하는 표면 처리 단계를 더 포함하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 11 |
11
청구항 1에 있어서, 상기 급속 열처리를 수행하여 나노입자를 형성하는 단계에서, 700℃ 이상의 온도로 가열한 후 바로 실온으로 냉각하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 12 |
12
청구항 11에 있어서, 상기 급속 열처리를 수행하여 나노입자를 형성하는 단계에서, 700℃~800℃의 온도로 가열한 후 바로 실온으로 냉각하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 13 |
13
청구항 1에 있어서, 상기 급속 열처리를 수행하여 나노입자를 형성하는 단계는 수소 분위기 중에서 수행하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 14 |
14
삭제
|
| 15 |
15
청구항 1에 있어서, 상기 제1 막의 두께를 작게할수록, 상기 형성되는 나노입자의 크기가 작아지는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 16 |
16
청구항 1에 있어서, 상기 형성되는 실리콘 나노와이어의 직경은 20 nm 내지 80 nm 사이의 범위에서 정규 분포를 형성하는 것을 특징으로 하는 실리콘 나노와이어 합성 방법
|
| 17 |
17
소스 전극과 드레인 전극 사이에 하나 이상의 실리콘 나노와이어가 채널로서 제공되어 있는 전계 효과 트랜지스터에 있어서, 상기 실리콘 나노와이어는 청구항 1 내지 청구항 13, 청구항 15 및 청구항 16 중 어느 한 항의 방법에 따라 합성된 것을 특징으로 하는 전계 효과 트랜지스터
|
| 18 |
18
청구항 17에 있어서, 상기 전계 효과 트랜지스터의 온-전류 레벨이 상기 실리콘 나노와이어의 개수의 증가에 따라 선형적으로 증가하는 것을 특징으로 하는 전계 효과 트랜지스터
|
