맞춤기술찾기

이전대상기술

락킹 상태 검출기 및 이를 포함하는 DLL 회로

  • 기술번호 : KST2015131805
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 락킹 상태 검출기는, 기준 클럭과 피드백 클럭의 위상을 비교하여 제 1 위상차 범위를 판별하는 제 1 위상차 판별 신호와 상기 제 1 위상차 범위보다 더 넓은 제 2 위상차 범위를 판별하는 제 2 위상차 판별 신호를 생성하는 위상 비교부; 및 상기 제 1 위상차 판별 신호 및 상기 제 2 위상차 판별 신호에 응답하여 락킹 상태 신호를 생성하는 락킹 상태 설정부;를 포함하는 것을 특징으로 한다. DLL 회로, 락킹 상태 검출기, 위상차 범위
Int. CL H03L 7/00 (2006.01) H03L 7/085 (2006.01)
CPC
출원번호/일자 1020080013466 (2008.02.14)
출원인 에스케이하이닉스 주식회사, 고려대학교 산학협력단
등록번호/일자 10-0974211-0000 (2010.07.30)
공개번호/일자 10-2009-0088111 (2009.08.19) 문서열기
공고번호/일자 (20100806) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.02.14)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신동석 대한민국 서울 강남구
2 김철우 대한민국 서울 성북구
3 채현수 대한민국 서울 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성남 대한민국 서울특별시 송파구 법원로*길 **(문정동) 에이치비즈니스파크 C동 ***호(에스엔케이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2008.02.14 수리 (Accepted) 1-1-2008-0111025-91
2 선행기술조사의뢰서
Request for Prior Art Search
2009.01.12 수리 (Accepted) 9-1-9999-9999999-89
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2009.01.29 수리 (Accepted) 1-1-2009-0056498-72
4 보정요구서
Request for Amendment
2009.01.29 발송처리완료 (Completion of Transmission) 1-5-2009-0006535-51
5 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2009.02.02 수리 (Accepted) 1-1-2009-0064438-86
6 [출원인변경]권리관계변경신고서
[Change of Applicant] Report on Change of Proprietary Status
2009.02.10 수리 (Accepted) 1-1-2009-0081026-22
7 보정요구서
Request for Amendment
2009.02.12 발송처리완료 (Completion of Transmission) 1-5-2009-0009758-40
8 선행기술조사보고서
Report of Prior Art Search
2009.02.16 수리 (Accepted) 9-1-2009-0008662-58
9 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2009.02.18 불수리 (Non-acceptance) 1-1-2009-5006810-58
10 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2009.03.12 수리 (Accepted) 1-1-2009-0149562-55
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
12 의견제출통지서
Notification of reason for refusal
2010.01.11 발송처리완료 (Completion of Transmission) 9-5-2010-0012915-61
13 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2010.03.10 수리 (Accepted) 1-1-2010-0152003-40
14 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2010.03.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0152002-05
15 등록결정서
Decision to grant
2010.07.20 발송처리완료 (Completion of Transmission) 9-5-2010-0308016-49
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.04.06 수리 (Accepted) 4-1-2012-5073964-60
18 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.12.24 수리 (Accepted) 4-1-2012-5270171-92
19 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
20 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
21 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
22 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기준 클럭과 피드백 클럭의 위상을 비교하여 제 1 위상차 범위를 판별하는 제 1 위상차 판별 신호와 상기 제 1 위상차 범위보다 더 넓은 제 2 위상차 범위를 판별하는 제 2 위상차 판별 신호를 생성하는 위상 비교부; 및 상기 제 1 위상차 판별 신호 및 상기 제 2 위상차 판별 신호에 응답하여 락킹 상태 신호를 생성하는 락킹 상태 설정부; 를 포함하는 것을 특징으로 하는 락킹 상태 검출기
2 2
제 1 항에 있어서, 상기 위상 비교부는, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 상기 제 1 위상차 범위 이하인지를 판별하여 상기 제 1 위상차 판별 신호를 생성하는 제 1 판별부; 및 상기 기준 클럭과 상기 피드백 클럭의 위상차가 상기 제 2 위상차 범위 이하인지를 판별하여 상기 제 2 위상차 판별 신호를 생성하는 제 2 판별부; 를 포함하는 것을 특징으로 하는 락킹 상태 검출기
3 3
제 1 항에 있어서, 상기 락킹 상태 설정부는, 상기 제 1 위상차 판별 신호와 상기 제 2 위상차 판별 신호가 인에이블 되면 상기 락킹 상태 신호를 인에이블 시키고, 이후 상기 제 1 위상차 판별 신호가 디스에이블 되어도 상기 제 2 위상차 판별 신호가 인에이블 되어 있으면 상기 락킹 상태 신호의 인에이블 상태를 유지시키는 것을 특징으로 하는 락킹 상태 검출기
4 4
제 1 항 또는 제 3 항에 있어서, 상기 락킹 상태 설정부는, 제 1 노드; 상기 제 1 위상차 판별 신호와 상기 제 2 위상차 판별 신호에 응답하여 상기 제 1 노드의 전위를 풀업하는 풀업부; 상기 제 2 위상차 판별 신호에 응답하여 상기 제 1 노드의 전위를 풀다운하는 풀다운부; 및 상기 제 1 노드의 전위를 래치 및 구동하여 상기 락킹 상태 신호를 출력하는 래치부; 를 포함하는 것을 특징으로 하는 락킹 상태 검출기
5 5
기준 클럭과 피드백 클럭의 위상을 비교 감지하여 위상 감지 신호를 생성하는 위상 감지 수단; 상기 기준 클럭과 상기 피드백 클럭의 위상차가 제 1 위상차 범위 이하이면 락킹 상태 신호를 인에이블 시키고, 이후 상기 기준 클럭과 상기 피드백 클럭의 위상차가 상기 제 1 위상차 범위보다 넓은 제 2 위상차 범위를 초과할 때에만 상기 락킹 상태 신호를 디스에이블 시키는 락킹 상태 검출기; 상기 위상 감지 신호와 상기 락킹 상태 신호에 응답하여 지연 제어 신호를 생성하는 지연 제어 수단; 및 상기 지연 제어 신호에 응답하여 상기 기준 클럭을 지연시켜 지연 클럭을 생성하는 지연 라인; 을 포함하는 것을 특징으로 하는 DLL(Delay Locked Loop) 회로
6 6
제 5 항에 있어서, 상기 락킹 상태 검출기는, 상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하여 상기 제 1 위상차 범위를 판별하는 제 1 위상차 판별 신호와 상기 제 2 위상차 범위를 판별하는 제 2 위상차 판별 신호를 생성하는 위상 비교부; 및 상기 제 1 위상차 판별 신호 및 상기 제 2 위상차 판별 신호에 응답하여 락킹 상태 신호를 생성하는 락킹 상태 설정부; 를 포함하는 것을 특징으로 하는 DLL 회로
7 7
제 6 항에 있어서, 상기 위상 비교부는, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 상기 제 1 위상차 범위 이하인지를 판별하여 상기 제 1 위상차 판별 신호를 생성하는 제 1 판별부; 및 상기 기준 클럭과 상기 피드백 클럭의 위상차가 상기 제 2 위상차 범위 이하인지를 판별하여 상기 제 2 위상차 판별 신호를 생성하는 제 2 판별부; 를 포함하는 것을 특징으로 하는 DLL 회로
8 8
제 6 항에 있어서, 상기 락킹 상태 설정부는, 상기 제 1 위상차 판별 신호와 상기 제 2 위상차 판별 신호가 인에이블 되면 상기 락킹 상태 신호를 인에이블 시키고, 이후 상기 제 1 위상차 판별 신호가 디스에이블 되어도 상기 제 2 위상차 판별 신호가 인에이블 되어 있으면 상기 락킹 상태 신호의 인에이블 상태를 유지시키는 것을 포함하는 것을 특징으로 하는 DLL 회로
9 9
제 6 항 또는 제 8 항에 있어서, 상기 락킹 상태 설정부는, 제 1 노드; 상기 제 1 위상차 판별 신호와 상기 제 2 위상차 판별 신호에 응답하여 상기 제 1 노드의 전위를 풀업하는 풀업부; 상기 제 2 위상차 판별 신호에 응답하여 상기 제 1 노드의 전위를 풀다운하는 풀다운부; 및 상기 제 1 노드의 전위를 래치 및 구동하여 상기 락킹 상태 신호를 출력하는 래치부; 를 포함하는 것을 특징으로 하는 DLL 회로
10 10
제 5 항에 있어서, 상기 지연 제어 수단은, 상기 락킹 상태 신호가 인에이블 되면 복수 개의 디지털 신호로서 구현되는 상기 지연 제어 신호의 논리값을 고정시키는 것을 특징으로 하는 DLL 회로
11 11
제 5 항에 있어서, 상기 지연 클럭의 출력 경로에 존재하는 지연량을 모델링한 지연 시간을 상기 지연 클럭에 부여하여 상기 피드백 클럭을 생성하는 지연 보상 수단을 추가로 포함하는 것을 특징으로 하는 DLL 회로
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07839190 US 미국 FAMILY
2 US08067968 US 미국 FAMILY
3 US20090206884 US 미국 FAMILY
4 US20110012654 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009206884 US 미국 DOCDBFAMILY
2 US2011012654 US 미국 DOCDBFAMILY
3 US7839190 US 미국 DOCDBFAMILY
4 US8067968 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.