| 1 |
1
전압 제어 발진 회로에 있어서,피드백 루프 노드로부터 인가되는 출력 전압에 기초한 제1 클럭 신호를 출력하는 전압 제어 발진기;상기 전압 제어 발진기로부터 출력된 제1 클럭 신호를 지연 제어 신호에 따라 시간 지연된 제2 클럭 신호를 출력하는 시간 지연부;상기 제1 클럭 신호 및 상기 시간 지연된 제2 클럭 신호를 이용하여 위상 오차를 검출하는 페이즈 검출부; 및상기 위상 오차에 대응하는 전류를 출력하며, 상기 피드백 루프 노드와 연결되는 차지 펌프를 포함하는전압 제어 발진 회로
|
| 2 |
2
제1항에 있어서,상기 전압 제어 발진기는상기 차지 펌프 출력 전압에 따라 제어되는 하나 이상의 지연 셀을 포함하는 링 발진기인 것을 특징으로 하는전압 제어 발진 회로
|
| 3 |
3
제2항에 있어서,상기 전압 제어 발진기는 상기 지연 셀 중 어느 하나의 노드로부터 출력되는 상기 제1 클럭 신호의 부분 비례(FRACTIONAL) 주기 신호를 상기 시간 지연부로 출력하는전압 제어 발진 회로
|
| 4 |
4
제1항에 있어서,상기 페이즈 검출부는상기 제1 클럭 신호 및 상기 제2 클럭 신호를 서브 샘플링하여, 상기 발진기의 전원 잡음으로 인한 위상 오차를 검출하는 서브 샘플링 페이즈 검출기(SSPD)를 포함하는전압 제어 발진 회로
|
| 5 |
5
제1항에 있어서,상기 전압 제어 발진 회로의 주파수 고정에 따라, 상기 지연 제어 신호에 따른 시간 지연 값은, 상기 제1 클럭 신호의 주기와 동일하게 형성되는전압 제어 발진 회로
|
| 6 |
6
제1항에 있어서,상기 시간 지연부는 제1 클럭 신호를 지연 제어 신호에 따라 지연하기 위한 단일의 전압 제어 딜레이 셀을 포함하는전압 제어 발진 회로
|
| 7 |
7
삭제
|
| 8 |
8
위상 고정 루프 회로에 있어서,입력된 레퍼런스 클럭 신호와 귀환 클럭 신호의 위상차에 따라 기준 클럭을 검출하는 위상 주파수 검출기;상기 위상 주파수 검출기의 출력을 디지털 필터링하는 디지털 로우 패스 필터;상기 필터링된 신호를 누적 오차 보정하여, 아날로그 신호로 변환하는 디지털-아날로그 변환기;루프 내 구비되는 전압 제어 발진기의 제1 클럭 신호와, 상기 변환된 아날로그 신호를 지연 제어 신호로서 인가받아, 상기 지연 제어 신호에 따라 상기 제1 클럭 신호가 시간 지연된 제2 클럭 신호를 이용한 위상 오차 검출에 따라, 잡음 제거된 피드백 주파수 신호를 출력하는 발진기 루프 회로; 및상기 루프 회로의 피드백 주파수 신호 출력을 분주하여, 상기 위상 주파수 검출기의 귀환 클럭 신호로 인가하는 분주기를 포함하는위상 고정 루프 회로
|
| 9 |
9
제8항에 있어서,상기 전압 제어 발진기는,상기 루프 회로의 위상 오차 검출 결과에 따라 피드백 제어되는 하나 이상의 지연 셀을 포함하는 링 발진기인 것을 특징으로 하는위상 고정 루프 회로
|
| 10 |
10
제9항에 있어서,상기 발진기 루프 회로는,상기 지연 제어 신호에 따라, 상기 지연 셀 중 어느 하나의 노드로부터 출력되는 상기 제1 클럭 신호의 부분 비례(FRACTIONAL) 주기 신호로부터 지연된 상기 제2 클럭 신호를 출력하는 시간 지연부를 포함하는위상 고정 루프 회로
|
| 11 |
11
제9항에 있어서,상기 발진기 루프 회로는,상기 제1 클럭 신호 및 상기 제2 클럭 신호를 서브 샘플링하여, 상기 발진기의 전원 잡음으로 인한 위상 오차를 검출하는 서브 샘플링 페이즈 검출기(SSPD)를 포함하는위상 고정 루프 회로
|
| 12 |
12
제8항에 있어서,상기 레퍼런스 클럭 신호에 따라 상기 발진기 루프 회로가 위상 고정된 경우, 상기 지연 제어 신호로부터 결정되는 시간 지연 값은, 상기 제1 클럭 신호의 주기와 동일하게 형성되는 것을 특징으로 하는위상 고정 루프 회로
|
