| 1 |
1
기준 클럭신호와 입력 클럭신호의 하강 에지 구간 또는 상승 에지 구간 중 어느 하나의 에지 구간에서 샘플링 클럭신호에 응답하여 동일한 특정 시점에 상기 기준 클럭신호 및 상기 입력 클럭신호를 샘플링하는 샘플링부; 및상기 샘플링 클럭신호를 지연시킨 비교 클럭신호에 응답하여 상기 샘플링부에 의해 샘플링된 상기 기준 클럭신호 및 상기 입력 클럭신호의 크기를 비교하여 위상차 신호를 출력하는 비교기를 포함하는 위상 검출기
|
| 2 |
2
제1항에 있어서,상기 샘플링부는,상기 기준 클럭신호의 입력단자와 상기 비교기의 비반전 단자 사이에 연결되는 제1 트랜지스터;상기 비교기의 비반전 단자와 접지단자 사이에 연결되는 제1 캐패시터;상기 입력 클럭신호의 입력단자와 상기 비교기의 반전 단자 사이에 연결되는 제2 트랜지스터; 및상기 비교기의 반전 단자와 접지단자 사이에 연결되는 제2 캐패시터를 포함하는 위상 검출기
|
| 3 |
3
제2항에 있어서,상기 제1 트랜지스터는, 상기 기준 클럭신호의 입력단자에 연결되는 제1 전극, 상기 비교기의 비반전 단자에 연결되는 제2 전극 및 상기 샘플링 클럭신호가 인가되는 게이트 전극을 포함하고,상기 제2 트랜지스터는, 상기 입력 클럭신호의 입력단자에 연결되는 제1 전극, 상기 비교기의 반전 단자에 연결되는 제2 전극 및 상기 샘플링 클럭신호가 인가되는 게이트 전극을 포함하는 위상 검출기
|
| 4 |
4
제3항에 있어서,상기 제1 캐패시터는, 상기 제1 트랜지스터의 제2 전극과 상기 접지단자 사이에 연결되고, 상기 제2 캐패시터는, 상기 제2 트랜지스터의 제2 전극과 상기 접지단자 사이에 연결되는 위상 검출기
|
| 5 |
5
제2항에 있어서,상기 샘플링 클럭신호가 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 턴온시킴에 따라 상기 제1 캐패시터는 상기 특정 시점의 기준 클럭신호에 대응되는 전압값인 기준 전압신호를 생성하여 상기 비교기의 비반전 단자로 출력하고, 상기 제2 캐패시터는 상기 특정 시점의 입력 클럭신호에 대응되는 전압값인 입력 전압신호를 생성하여 상기 비교기의 반전 단자로 출력하는 위상 검출기
|
| 6 |
6
제2항에 있어서,직렬 연결된 복수개의 인버터 소자를 구비하여 상기 입력 클럭신호를 지연하여 상기 샘플링 클럭신호 및 상기 비교 클럭신호를 생성하는 인버터부를 더 포함하는 위상 검출기
|
| 7 |
7
제6항에 있어서,상기 인버터부는, 상기 입력 클럭신호의 입력단자와 상기 비교기 사이에 상기 입력 클럭신호의 입력단자로부터 순차로 직렬 연결된 제1 인버터, 제2 인버터 및 제3 인버터를 포함하고,상기 제1 인버터는 상기 입력 클럭신호를 입력받아 상기 샘플링 클럭신호를 출력하고, 상기 제3 인버터는 상기 비교 클럭신호를 출력하는 위상 검출기
|
| 8 |
8
기준 클럭신호 및 입력 클럭신호를 각각 분주하여 기준 클럭 분주신호, 제1 입력 클럭 분주신호 및 제2 입력 클럭 분주신호를 생성하는 분주부;상기 기준 클럭 분주신호와 상기 제1 입력 클럭 분주신호의 하강 에지 구간 또는 상승 에지 구간 중 어느 하나의 에지 구간에서 샘플링 클럭신호에 응답하여 동일한 특정 시점에 상기 기준 클럭 분주신호 및 상기 제1 입력 클럭 분주신호를 샘플링하는 샘플링부; 및상기 샘플링 클럭신호를 지연시킨 비교 클럭신호에 응답하여 상기 샘플링부에 의해 샘플링된 상기 기준 클럭 분주신호 및 상기 제1 입력 클럭 분주신호의 크기를 비교하여 위상차 신호를 출력하는 비교기를 포함하는 위상 검출기
|
| 9 |
9
제8항에 있어서,상기 샘플링부는,상기 기준 클럭 분주신호의 출력단자와 상기 비교기의 비반전 단자 사이에 연결되는 제1 트랜지스터;상기 비교기의 비반전 단자와 접지단자 사이에 연결되는 제1 캐패시터;상기 제1 입력 클럭 분주신호의 출력단자와 상기 비교기의 반전 단자 사이에 연결되는 제2 트랜지스터; 및상기 비교기의 반전 단자와 접지단자 사이에 연결되는 제2 캐패시터를 포함하는 위상 검출기
|
| 10 |
10
제9항에 있어서,상기 제1 트랜지스터는, 상기 기준 클럭 분주신호의 출력단자에 연결되는 제1 전극, 상기 비교기의 비반전 단자에 연결되는 제2 전극 및 상기 샘플링 클럭신호가 인가되는 게이트 전극을 포함하고,상기 제2 트랜지스터는, 상기 제1 입력 클럭 분주신호의 출력단자에 연결되는 제1 전극, 상기 비교기의 반전 단자에 연결되는 제2 전극 및 상기 샘플링 클럭신호가 인가되는 게이트 전극을 포함하는 위상 검출기
|
| 11 |
11
제10항에 있어서,상기 제1 캐패시터는, 상기 제1 트랜지스터의 제2 전극과 상기 접지단자 사이에 연결되고, 상기 제2 캐패시터는, 상기 제2 트랜지스터의 제2 전극과 상기 접지단자 사이에 연결되는 위상 검출기
|
| 12 |
12
제9항에 있어서,상기 샘플링 클럭신호가 상기 제1 트랜지스터 및 상기 제2 트랜지스터를 턴온시킴에 따라 상기 제1 캐패시터는 상기 특정 시점의 기준 클럭 분주신호에 대응되는 전압값인 기준 전압신호를 생성하여 상기 비교기의 비반전 단자로 출력하고, 상기 제2 캐패시터는 상기 특정 시점의 제1 입력 클럭 분주신호에 대응되는 전압값인 입력 전압신호를 생성하여 상기 비교기의 반전 단자로 출력하는 위상 검출기
|
| 13 |
13
제9항에 있어서,직렬 연결된 복수개의 인버터 소자를 구비하여 상기 제2 입력 클럭 분주신호를 지연하여 상기 비교 클럭신호를 생성하는 인버터부를 더 포함하는 위상 검출기
|
| 14 |
14
제13항에 있어서,상기 인버터부는, 상기 제2 입력 클럭 분주신호의 출력단자와 상기 비교기 사이에 상기 제2 입력 클럭 분주신호의 출력단자로부터 순차로 직렬 연결된 제1 인버터 및 제2 인버터를 포함하고, 상기 제2 인버터는, 상기 비교 클럭신호를 출력하는 위상 검출기
|
| 15 |
15
제8항에 있어서,상기 샘플링 클럭신호는 상기 제2 입력 클럭 분주신호인 위상 검출기
|
