| 1 |
1
삭제
|
| 2 |
2
제어신호에 응답하여 클럭신호를 각각 기본응답지연시간(τ), 2τ 내지 Mτ(M은 정수)씩 지연시킨 복수 개의 버퍼신호들을 출력하는 복수 개의 직렬 연결된 버퍼들을 구비하는 제1지연블록(120);상기 복수 개의 버퍼신호들을 이용하여 한 쌍의 제1테스트지연신호, 한 쌍의 제2테스트지연신호 내지 한 쌍의 제N테스트지연신호를 출력하는 제2지연블록(130); 및선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호, 상기 한 쌍의 제2테스트지연신호 내지 상기 한 쌍의 제N테스트지연신호 중에서 한 쌍의 테스트지연신호를 선택하여 제1테스트신호 및 제2테스트신호를 출력하는 멀티플렉서(160)를 구비하고, 상기 한 쌍의 제1테스트지연신호, 상기 한 쌍의 제2테스트지연신호 내지 한 쌍의 제N테스트지연신호의 위상차는 각각 τ/2, τ/4 내지 인 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 3 |
3
제2항에 있어서, 상기 제1지연블록은, 상기 제어신호에 응답하여 상기 클럭신호를 상기 τ만큼 지연시킨 제1버퍼신호를 출력하는 제1버퍼; 상기 제어신호에 응답하여 상기 제1버퍼신호를 상기 τ만큼 지연시킨 제2버퍼신호를 출력하는 제2버퍼; 상기 제어신호에 응답하여 상기 제2버퍼신호를 상기 τ만큼 지연시킨 제3버퍼신호를 출력하는 제3버퍼; 및 상기 제어신호에 응답하여 상기 제3버퍼신호를 상기 τ만큼 지연시킨 제4버퍼신호를 출력하는 제4버퍼를 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 4 |
4
제3항에 있어서, 상기 제1지연블록은, 상기 제어신호에 응답하여 상기 제4버퍼신호를 상기 τ만큼 지연시킨 제5버퍼신호를 출력하는 제5버퍼를 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 5 |
5
제2항에 있어서, 상기 제2지연블록은, 상기 복수 개의 버퍼의 출력신호 중 선택된 출력신호를 이용하여 상기 한 쌍의 제1테스트지연신호를 출력하는 제1지연신호생성기; 및 상기 한 쌍의 제1테스트지연신호를 이용하여, 상기 한 쌍의 제2테스트지연신호 내지 상기 한 쌍의 제N테스트지연신호를 출력하는 제2지연신호생성기를 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 6 |
6
제5항에 있어서, 상기 제1지연신호생성기는, 상기 클럭신호를 상기 τ만큼 지연시킨 신호 및 2τ만큼 지연시킨 신호를 수신하는 제1위상보간기; 상기 클럭신호를 2τ만큼 지연시킨 신호 및 3τ만큼 지연시킨 신호를 수신하여 서로 5τ/2 및 3τ의 지연시간을 가지는 상기 한 쌍의 제1테스트지연신호를 출력하는 제2위상보간기; 및 상기 클럭신호를 3τ만큼 지연시킨 신호 및 4τ만큼 지연시킨 신호를 수신하는 제3위상보간기를 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 7 |
7
제6항에 있어서, 상기 제1지연신호 생성기는, 상기 클럭신호를 τ만큼 지연시킨 신호를 수신하는 제0위상보간기; 및 상기 클럭신호를 4τ만큼 지연시킨 신호를 수신하는 제4위상보간기를 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 8 |
8
제5항에 있어서, 상기 제2지연신호생성기는, 상기 한 쌍의 제1테스트지연신호를 이용하여 상기 한 쌍의 제2테스트지연신호를 출력하는 제5위상보간기; 및 한 쌍의 제(N-1)테스트지연신호를 이용하여 상기 한 쌍의 제N테스트지연신호를 출력하는 제N위상보간기를 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 9 |
9
제2항에 있어서, 상기 멀티플렉서는, 상기 선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호, 상기 한 쌍의 제2테스트지연신호 내지 상기 한 쌍의 제N테스트지연신호 중에서 한 쌍의 테스트지연신호를 선택하여 상기 제1테스트신호를 출력하는 상기 제1테스트신호 생성블록; 및 상기 선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호, 상기 한 쌍의 제2테스트지연신호 내지 상기 한 쌍의 제N테스트지연신호 중에서 한 쌍의 테스트지연신호를 선택하여 상기 제2테스트신호를 출력하는 제2테스트신호 생성블록을 구비하며, 상기 선택신호를 적절히 조절함으로써, 상기 제1테스트신호 및 상기 제2테스트신호 중 하나의 위상이 상대적으로 빠르게 또는 느리게 되는 것을 특징으로 하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 10 |
10
제9항에 있어서, 상기 제1테스트신호 생성블록은, 제1선택신호 내지 제3선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호 내지 상기 한 쌍의 제3테스트지연신호 중 하나의 신호를 스위칭하는 정 지연 제1선택회로; 제4선택신호 내지 제6선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호 내지 상기 한 쌍의 제3테스트지연신호 중 나머지 하나의 신호를 스위칭하는 부 지연 제1선택회로; 및 제7선택신호 및 제8선택신호에 응답하여, 상기 정 지연 제1선택회로 및 상기 부 지연 제1선택회로의 출력신호 중에서 하나를 선택하여 상기 제1테스트신호를 출력하는 제1테스트신호 출력회로를 구비하며, 상기 제2테스트신호 생성블록은, 제4선택신호 내지 제6선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호 내지 상기 한 쌍의 제3테스트지연신호 중 하나의 신호를 스위칭하는 부 지연 제2선택회로; 제1선택신호 내지 제3선택신호에 응답하여 상기 한 쌍의 제1테스트지연신호 내지 상기 한 쌍의 제3테스트지연신호 중 나머지 하나의 신호를 스위칭하는 정 지연 제2선택회로; 및 제7선택신호 및 제8선택신호에 응답하여 상기 정 지연 제2선택회로 및 상기 부 지연 제2선택회로의 출력신호 중에서 하나를 선택하여 상기 제2테스트신호를 출력하는 제2테스트신호 출력블록을 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 11 |
11
제10항에 있어서, 상기 정 지연 제1선택회로는, 제1선택신호에 응답하여 일 단에 연결된 상기 제1테스트지연신호 중의 하나의 신호를 스위칭하는 제1스위치; 제2선택신호에 응답하여 일 단에 연결된 상기 제2테스트지연신호 중의 하나의 신호를 스위칭하는 제2스위치; 및 제3선택신호에 응답하여 일 단에 연결된 상기 제3테스트지연신호 중의 하나의 신호를 스위칭하는 제3스위치를 구비하며, 상기 부 지연 제1선택회로는, 제4선택신호에 응답하여 일 단에 연결된 상기 제1테스트지연신호 중의 나머지 신호를 스위칭하는 제4스위치; 제5선택신호에 응답하여 일 단에 연결된 상기 제2테스트지연신호 중의 나머지 신호를 스위칭하는 제5스위치; 및 제6선택신호에 응답하여 일 단에 연결된 상기 제3테스트지연신호 중의 나머지 신호를 스위칭하는 제6스위치를 구비하며, 상기 제1테스트신호 출력회로는, 제7선택신호에 응답하여 상기 정 지연 제1선택회로의 출력신호를 스위칭하는 제7스위치; 및 제8선택신호에 응답하여 상기 부 지연 제1선택회로의 출력신호를 스위칭하는 제8스위치를 구비하며, 상기 제7스위치 및 상기 제8스위치의 공통단자를 통하여 상기 제1테스트신호를 출력하는 것을 특징으로 하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 12 |
12
제11항에 있어서, 상기 제1테스트신호 출력블록은, 상기 정 지연 제1선택회로 및 상기 제7스위치 사이에 배치된 제1버퍼회로; 상기 부 지연 제1선택회로 및 상기 제8스위치 사이에 배치된 제2버퍼회로; 및 상기 제1테스트신호를 버퍼링하는 제3버퍼회로를 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 13 |
13
제10항에 있어서, 상기 부 지연 제2선택블록은, 제4선택신호에 응답하여 일 단에 연결된 상기 제1테스트지연신호 중의 하나의 신호를 스위칭하는 제1스위치; 제5선택신호에 응답하여 일 단에 연결된 상기 제2테스트지연신호 중의 하나의 신호를 스위칭하는 제2스위치; 및 제6선택신호에 응답하여 일 단에 연결된 상기 제3테스트지연신호 중의 하나의 신호를 스위칭하는 제3스위치를 구비하며, 상기 정 지연 제2선택회로는, 제1선택신호에 응답하여 일 단에 연결된 상기 제1테스트지연신호 중의 나머지 신호를 스위칭하는 제4스위치; 제2선택신호에 응답하여 일 단에 연결된 상기 제2테스트지연신호 중의 나머지 신호를 스위칭하는 제5스위치; 및 제3선택신호에 응답하여 일 단에 연결된 상기 제3테스트지연신호 중의 나머지 신호를 스위칭하는 제6스위치를 구비하며, 상기 제2테스트신호 출력회로는, 제7선택신호에 응답하여 상기 정 지연 제2선택회로의 출력신호를 스위칭하는 제7스위치; 및 제8선택신호에 응답하여 상기 부 지연 제2선택회로의 출력신호를 스위칭하는 제8스위치를 구비하며, 상기 제7스위치 및 상기 제8스위치의 공통단자를 통하여 상기 제2테스트신호를 출력하는 것을 특징으로 하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 14 |
14
제13항에 있어서, 상기 제2테스트신호 출력블록은, 상기 정 지연 제2선택회로 및 상기 제7스위치 사이에 배치된 제4버퍼회로; 상기 부 지연 제2선택회로 및 상기 제8스위치 사이에 배치된 제5버퍼회로; 및 상기 제2테스트신호를 버퍼링하는 제6버퍼회로를 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 15 |
15
제2항에 있어서, 상기 제1테스트신호 및 상기 제2테스트신호에 응답하여 동작하는 테스트 플립플롭을 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 16 |
16
제15항에 있어서, 상기 테스트 플립플롭은, 상기 제1테스트신호는 클럭신호로 사용하고 상기 제2테스트신호는 입력데이터로 사용하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
| 17 |
17
제15항에 있어서, 상기 제1테스트신호, 상기 제2테스트신호 및 상기 테스트 플립플롭의 신호를 각각 버퍼링하여 출력하는 출력버퍼회로를 더 구비하는 것을 특징으로 하는 플립플롭 성능 평가회로
|
