맞춤기술찾기
이전대상기술
반도체 메모리 장치, 검증 독출 방법 및 시스템
- 기술번호 : KST2015143825
- 담당센터 : 경기기술혁신센터
- 전화번호 : 031-8006-1570
| 요약 | 본 발명은 반도체 메모리 장치, 검증 독출 방법 및 시스템을 개시하고 있다. 반도체 메모리 장치는 반도체 메모리 장치는 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이 및 상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 제어하는 제어 블록을 포함한다. 따라서, 디지털 코드값의 산포를 분석하여 메모리의 데이터를 구별함으로써 현재 메모리 셀 어레이의 특성을 모니터링할 수 있고, 신뢰성 있는 데이터의 독출이 가능하다. |
|---|---|
| Int. CL | G11C 16/34 (2006.01) G11C 13/00 (2006.01) |
| CPC | G11C 13/00(2013.01) G11C 13/00(2013.01) |
| 출원번호/일자 | 1020120153450 (2012.12.26) |
| 출원인 | 성균관대학교산학협력단 |
| 등록번호/일자 | 10-1545512-0000 (2015.08.12) |
| 공개번호/일자 | 10-2014-0084450 (2014.07.07) 문서열기 |
| 공고번호/일자 | (20150824) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2012.12.26) |
| 심사청구항수 | 25 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 성균관대학교산학협력단 | 대한민국 | 경기도 수원시 장안구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 권기원 | 대한민국 | 경기 성남시 분당구 |
| 2 | 백종민 | 대한민국 | 전라북도 임실군 |
| 3 | 서동진 | 대한민국 | 광주 서구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 인비전 특허법인 | 대한민국 | 서울특별시 강남구 테헤란로 **길**, *층(대치동, 동산빌딩) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 성균관대학교산학협력단 | 대한민국 | 경기도 수원시 장안구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2012.12.26 | 수리 (Accepted) | 1-1-2012-1078889-42 |
| 2 | [대리인선임]대리인(대표자)에 관한 신고서 [Appointment of Agent] Report on Agent (Representative) |
2013.02.18 | 수리 (Accepted) | 1-1-2013-0141252-58 |
| 3 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.11.06 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 Report of Prior Art Search |
2013.12.17 | 수리 (Accepted) | 9-1-2013-0104418-82 |
| 5 | 의견제출통지서 Notification of reason for refusal |
2014.01.27 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0066080-90 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2014.03.27 | 수리 (Accepted) | 1-1-2014-0293524-82 |
| 7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.04.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0403486-37 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.04.28 | 수리 (Accepted) | 1-1-2014-0403485-92 |
| 9 | 거절결정서 Decision to Refuse a Patent |
2014.09.30 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0673907-14 |
| 10 | [법정기간연장]기간연장(단축, 경과구제)신청서 [Extension of Legal Period] Request for Extension of Period (Reduction, Expiry Reconsideration) |
2014.10.29 | 수리 (Accepted) | 7-1-2014-0041057-68 |
| 11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.12.01 | 수리 (Accepted) | 1-1-2014-1167261-25 |
| 12 | [명세서등 보정]보정서(재심사) Amendment to Description, etc(Reexamination) |
2014.12.01 | 보정승인 (Acceptance of amendment) | 1-1-2014-1167262-71 |
| 13 | 의견제출통지서 Notification of reason for refusal |
2015.01.07 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0011895-40 |
| 14 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2015.03.09 | 수리 (Accepted) | 1-1-2015-0229314-01 |
| 15 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2015.03.09 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0229316-92 |
| 16 | 등록결정서 Decision to Grant Registration |
2015.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0503573-16 |
| 17 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.02.23 | 수리 (Accepted) | 4-1-2017-5028829-43 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이; 및상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 상기 저항성 메모리 셀의 독출을 수행하는 독출 회로를 제어하는 제어 블록을 포함하되, 상기 디지털 코드값은 상기 복수의 저항성 메모리 셀의 저항 상태를 상기 제어블록에 의해 모니터링하여 상기 복수의 저항성 메모리 셀의 저항 값 상태가 목표값 - 목표값은 검증 독출 과정에서 미리 알 수 있는 값으로, 전체 메모리 셀에 대해 특정 값으로 미리 정해지는 값임 - 대비 벗어난 정도에 따라 적어도 2비트의 상기 디지털 코드값으로 생성되고, 상기 제어 블록은DC - 밸런싱된(DC-balaced) 상기 복수의 저항성 메모리 셀에 대한 검증 독출(verify read)시, 특정 레퍼런스(reference) 없이, 상기 디지털 코드값을 기반으로 상기 복수의 저항성 메모리 셀의 산포를 분석하여 데이터의 스테이트(state) 값 - 스테이트 값은 SET(1) 또는 RESET(0)을 포함함 - 을 판별하는 반도체 메모리 장치 |
| 2 |
2 삭제 |
| 3 |
3 삭제 |
| 4 |
4 제 1 항에 있어서, 상기 제어 블록은검증 독출시, 상기 디지털 코드값에 의거하여 상기 복수의 저항성 메모리 셀을 크기 순대로 정렬하고, 정렬된 순서를 기반으로 상기 데이터의 스테이트 값을 판별하는 것을 특징으로 하는 반도체 메모리 장치 |
| 5 |
5 제 4 항에 있어서, 상기 제어 블록은 상기 복수의 저항성 메모리 셀에 대해 상기 디지털 코드값을 기반으로 크기 순대로 정렬하고, 전체 메모리 셀의 절반의 수의 크기가 큰 값을 갖는 메모리 셀에 대해서는 제 1 스테이트 값을, 전체 메모리 셀의 절반의 수의 크기가 작은 값을 갖는 메모리 셀에 대해서는 제 2 스테이트 값을 갖는 것으로 판별하는 것을 특징으로 하는 반도체 메모리 장치 |
| 6 |
6 제 1 항에 있어서, 상기 제어 블록은쓰기 동작시 인코딩에 의해 상기 복수의 저항성 메모리 셀을 DC 밸런싱된 상태로 저장하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치 |
| 7 |
7 제 1 항에 있어서, 상기 디지털 코드값을 생성하는 ADC(Analog to Digital Converter: 아날로그 대 디지털 변환기)를 더 포함하는 것을 특징으로 하는 반도체 메모리 장치 |
| 8 |
8 복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이; 및상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 상기 저항성 메모리 셀의 독출을 수행하는 독출 회로를 제어하는 제어 블록을 포함하되, 상기 디지털 코드값은 상기 복수의 저항성 메모리 셀의 저항 상태를 상기 제어블록에 의해 모니터링하여 상기 복수의 저항성 메모리 셀의 저항 값 상태가 목표값 - 목표값은 검증 독출 과정에서 미리 알 수 있는 값으로, 전체 메모리 셀에 대해 특정 값으로 미리 정해지는 값임 - 대비 벗어난 정도에 따라 적어도 2비트의 상기 디지털 코드값으로 생성되고, 상기 제어 블록은검증 독출시, 상기 디지털 코드값을 기반으로 상기 복수의 저항성 메모리 셀의 산포를 분석하여 데이터의 스테이트 값 - 스테이트 값은 SET(1) 또는 RESET(0)을 포함함 - 을 판별하는 레퍼런스(reference) 값을 가변시키며, 한 번에 액세스(access)하는 독출 유닛(read unit) 단위로 상기 디지털 코드값을 이용하여 로컬(local) 레퍼런스 값을 설정하는 것을 특징으로 하는 반도체 메모리 장치 |
| 9 |
9 제 8 항에 있어서, 상기 제어블록은상기 디지털 코드값의 최상위 비트 값(MSB: Most Significant Bit)을 이용하여 상기 저항성 메모리 셀에 저장된 이진 데이터(binary data)를 판별하고, 나머지 비트 값을 이용하여 상기 복수의 저항성 메모리 셀의 산포 정보를 획득하는 것을 특징으로 하는 반도체 메모리 장치 |
| 10 |
10 제 9 항에 있어서, 상기 제어블록은상기 복수의 저항성 메모리 셀의 산포 정보를 이용하여 상기 저항성 메모리 셀에 대한 산포의 통계적 특성 파악을 위한 분포 맵을 생성하는 것을 특징으로 하는 반도체 메모리 장치 |
| 11 |
11 제 8 항에 있어서, 상기 제어블록은상기 복수의 저항성 메모리 셀의 산포와 관련된 정보를 기반으로 상기 복수의 저항성 메모리 셀을 제 1 그룹 및 제 2 그룹으로 그룹핑하고, 상기 제 1 그룹에 속하는 저항성 메모리 셀 및 제 2 그룹에 속하는 저항성 메모리 셀의 디지털 코드값의 평균값, 중앙값, 표준편차, 최소값 및 최대값 중 적어도 어느 하나를 기반으로 상기 레퍼런스 값을 가변시키는 것을 특징으로 하는 반도체 메모리 장치 |
| 12 |
12 제 11 항에 있어서, 상기 제어블록은상기 제 1 그룹에 속하는 저항성 메모리 셀의 디지털 코드값의 최대값과 상기 제 2 그룹에 속하는 저항성 메모리 셀의 디지털 코드값의 최소값의 평균값으로 상기 레퍼런스 값을 가변시키는 것을 특징으로 하는 반도체 메모리 장치 |
| 13 |
13 삭제 |
| 14 |
14 제 8 항에 있어서, 상기 한 번에 액세스하는 독출 유닛은 각각 SET(1)과 RESET(0)의 스테이트 값을 갖는 셀이 최소 하나씩은 존재하도록 인코딩되는 것을 특징으로 하는 반도체 메모리 장치 |
| 15 |
15 제 14 항에 있어서, 상기 제어블록은 상기 독출 유닛에 속하는 저항성 메모리 셀들 중 상기 디지털 코드값의 분포상 가장 멀리 떨어져 있는 셀의 디지털 코드값 간의 중간값을 상기 로컬 레퍼런스로 설정하는 것을 특징으로 하는 반도체 메모리 장치 |
| 16 |
16 제 15 항에 있어서, 상기 제어블록은상기 가장 멀리 떨어져 있는 셀의 디지털 코드값 간의 간격이 일정 기준 값을 넘지 않는 경우에는 상기 저항성 메모리 셀의 열화 특성을 보완하기 위해 리프레쉬(refresh) 동작을 수행하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치 |
| 17 |
17 제 8 항에 있어서, 상기 제어블록은상기 복수의 저항성 메모리 셀의 산포와 관련된 정보를 기반으로 상기 복수의 저항성 메모리 셀을 제 1 그룹 및 제 2 그룹으로 그룹핑하고,상기 제 1 그룹에 대해 제 1 기준을, 상기 제 2 그룹에 대해 제 2 기준을 적용하여 상기 제 1 및 제 2 기준을 벗어나는지 여부를 기반으로 상기 복수의 저항성 메모리 셀을 관리하는 것을 특징으로 하는 반도체 메모리 장치 |
| 18 |
18 제 17 항에 있어서, 상기 제 1 기준 및 상기 제 2 기준은 상기 디지털 코드값의 분포를 통해 성능 열화 가능성을 낮출 수 있도록 설정되는 것을 특징으로 하는 반도체 메모리 장치 |
| 19 |
19 제 17 항에 있어서, 상기 제 1 그룹이 고저항 상태(HRS: High Resistance State)를 나타내는 그룹이고, 상기 제 2 그룹이 저저항 상태(LRS: Low Resistance State)를 나타내는 그룹인 경우,상기 제 1 기준보다 낮은 값을 갖는 제 1 그룹에 속하는 저항성 메모리 셀 및 상기 제 2 기준보다 높은 값을 갖는 제 2 그룹에 속하는 저항성 메모리 셀은 설능 열화 위험이 있는 것으로 인식하여 위험 감지 신호를 발생시키는 것을 특징으로 하는 반도체 메모리 장치 |
| 20 |
20 제 17 항에 있어서, 상기 제어블록은상기 제 1 그룹 중 제 1 기준을 벗어나는 저항성 메모리 셀과 상기 제 2 그룹 중 제 2 기준을 벗어나는 저항성 메모리 셀에 대해 리프레쉬 동작을 수행하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치 |
| 21 |
21 복수의 저항성 메모리 셀의 저항 상태를 반영한 디지털 코드값을 생성하는 단계; 및상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 제어하는 제어 단계를 포함하되, 상기 디지털 코드값은 상기 복수의 저항성 메모리 셀의 저항 상태를 상기 제어블록에 의해 모니터링하여 상기 복수의 저항성 메모리 셀의 저항 값 상태가 목표값 - 목표값은 검증 독출 과정에서 미리 알 수 있는 값으로, 전체 메모리 셀에 대해 특정 값으로 미리 정해지는 값임 - 대비 벗어난 정도에 따라 적어도 2비트의 상기 디지털 코드값으로 생성되고,상기 제어 단계는 DC - 밸런싱된(DC-balaced) 상기 복수의 저항성 메모리 셀에 대한 검증 독출(verify read)시, 특정 레퍼런스(reference) 없이, 상기 디지털 코드값을 기반으로 상기 복수의 저항성 메모리 셀의 산포를 분석하여 데이터의 스테이트(state) 값 - 스테이트 값은 SET(1) 또는 RESET(0)을 포함함 - 을 판별하는 단계를 포함하는 반도체 메모리 장치의 검증 독출 방법 |
| 22 |
22 삭제 |
| 23 |
23 제 21 항에 있어서, 상기 제어 단계는검증 독출시, 상기 디지털 코드값에 의거하여 상기 복수의 저항성 메모리 셀을 크기 순대로 정렬하고, 정렬된 순서를 기반으로 상기 데이터의 스테이트 값을 판별하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 24 |
24 복수의 저항성 메모리 셀의 저항 상태를 반영한 디지털 코드값을 생성하는 단계; 및상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 제어하는 제어 단계를 포함하되, 상기 디지털 코드값은 상기 복수의 저항성 메모리 셀의 저항 상태를 상기 제어블록에 의해 모니터링하여 상기 복수의 저항성 메모리 셀의 저항 값 상태가 목표값 - 목표값은 검증 독출 과정에서 미리 알 수 있는 값으로, 전체 메모리 셀에 대해 특정 값으로 미리 정해지는 값임 - 대비 벗어난 정도에 따라 적어도 2비트의 상기 디지털 코드값으로 생성되고, 상기 제어 단계는 검증 독출시, 상기 디지털 코드값을 기반으로 상기 복수의 저항성 메모리 셀의 산포를 분석하여 데이터의 스테이트 값 - 스테이트 값은 SET(1) 또는 RESET(0)을 포함함 - 을 판별하는 레퍼런스(reference) 값을 가변시키는 단계를 포함하며, 상기 제어 단계는 한 번에 액세스(access)하는 독출 유닛(read unit) - 독출 유닛은 각각 SET(1)과 RESET(0)을 갖는 셀이 최소 하나씩은 존재하도록 인코딩되어 있음 - 단위로 상기 디지털 코드값을 이용하여 로컬(local) 레퍼런스 값을 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 25 |
25 제 24 항에 있어서, 상기 제어 단계는상기 디지털 코드값의 최상위 비트 값(MSB: Most Significant Bit)을 이용하여 상기 저항성 메모리 셀에 저장된 이진 데이터(binary data)를 판별하고, 나머지 비트 값을 이용하여 상기 복수의 저항성 메모리 셀의 산포 정보를 획득하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 26 |
26 제 24 항에 있어서, 상기 제어 단계는상기 복수의 저항성 메모리 셀의 산포와 관련된 정보를 기반으로 상기 복수의 저항성 메모리 셀을 제 1 그룹 및 제 2 그룹으로 그룹핑하는 단계; 및 상기 제 1 그룹에 속하는 저항성 메모리 셀 및 제 2 그룹에 속하는 저항성 메모리 셀의 디지털 코드값의 평균값, 중앙값, 표준편차, 최소값 및 최대값 중 적어도 어느 하나를 기반으로 상기 레퍼런스 값을 가변시키는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 27 |
27 삭제 |
| 28 |
28 제 24 항에 있어서, 상기 제어 단계는상기 복수의 저항성 메모리 셀의 산포와 관련된 정보를 기반으로 상기 복수의 저항성 메모리 셀을 제 1 그룹 및 제 2 그룹으로 그룹핑하는 단계; 및상기 제 1 그룹에 대해 제 1 기준을, 상기 제 2 그룹에 대해 제 2 기준을 적용하여 상기 제 1 및 제 2 기준을 벗어나는지 여부를 기반으로 상기 복수의 저항성 메모리 셀을 관리하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 29 |
29 제 28 항에 있어서, 상기 제어 단계는상기 제 1 및 제 2 기준을 벗어나는 상기 제 1 그룹 및 상기 제 2 그룹에 속하는 저항성 메모리 셀에 대해 리프레쉬 동작을 수행하도록 제어하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리의 검증 독출 방법 |
| 30 |
30 반도체 메모리 장치; 및상기 반도체 메모리 장치의 쓰기 동작과 검증 독출 동작을 제어하기 위한 명령을 처리하는 프로세서를 포함하며, 상기 반도체 메모리 장치는,복수의 저항성 메모리 셀을 포함하는 메모리 셀 어레이; 및상기 복수의 저항성 메모리 셀의 저항값 상태를 반영한 적어도 2비트 이상의 디지털 코드값에 기초하여 메모리 셀의 저항값 상태를 판별하도록 제어하는 제어 블록을 포함하되, 상기 디지털 코드값은 상기 복수의 저항성 메모리 셀의 저항 상태를 상기 제어블록에 의해 모니터링하여 상기 복수의 저항성 메모리 셀의 저항 값 상태가 목표값 - 목표값은 검증 독출 과정에서 미리 알 수 있는 값으로, 전체 메모리 셀에 대해 특정 값으로 미리 정해지는 값임 - 대비 벗어난 정도에 따라 적어도 2비트의 상기 디지털 코드값으로 생성되고, 상기 제어 블록은DC - 밸런싱된(DC-balaced) 상기 복수의 저항성 메모리 셀에 대한 검증 독출(verify read)시, 특정 레퍼런스(reference) 없이, 상기 디지털 코드값을 기반으로 상기 복수의 저항성 메모리 셀의 산포를 분석하여 데이터의 스테이트(state) 값 - 스테이트 값은 SET(1) 또는 RESET(0)을 포함함 - 을 판별하는 것을 특징으로 하는 반도체 메모리 시스템 |
| 지정국 정보가 없습니다 |
|---|
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US09424916 | US | 미국 | FAMILY |
| 2 | US20140177322 | US | 미국 | FAMILY |
DOCDB 패밀리 정보
| 순번 | 패밀리번호 | 국가코드 | 국가명 | 종류 |
|---|---|---|---|---|
| 1 | US2014177322 | US | 미국 | DOCDBFAMILY |
| 2 | US9424916 | US | 미국 | DOCDBFAMILY |
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1545512-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20121226 출원 번호 : 1020120153450 공고 연월일 : 20150824 공고 번호 : 특허결정(심결)연월일 : 20150728 청구범위의 항수 : 25 유별 : G11C 13/00 발명의 명칭 : 반도체 메모리 장치, 검증 독출 방법 및 시스템 존속기간(예정)만료일 : |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 성균관대학교산학협력단 경기도 수원시 장안구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 510,000 원 | 2015년 08월 13일 | 납입 |
| 제 4 년분 | 금 액 | 295,000 원 | 2018년 08월 08일 | 납입 |
| 제 5 년분 | 금 액 | 303,850 원 | 2019년 09월 05일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2012.12.26 | 수리 (Accepted) | 1-1-2012-1078889-42 |
| 2 | [대리인선임]대리인(대표자)에 관한 신고서 | 2013.02.18 | 수리 (Accepted) | 1-1-2013-0141252-58 |
| 3 | 선행기술조사의뢰서 | 2013.11.06 | 수리 (Accepted) | 9-1-9999-9999999-89 |
| 4 | 선행기술조사보고서 | 2013.12.17 | 수리 (Accepted) | 9-1-2013-0104418-82 |
| 5 | 의견제출통지서 | 2014.01.27 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0066080-90 |
| 6 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2014.03.27 | 수리 (Accepted) | 1-1-2014-0293524-82 |
| 7 | [명세서등 보정]보정서 | 2014.04.28 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-0403486-37 |
| 8 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.04.28 | 수리 (Accepted) | 1-1-2014-0403485-92 |
| 9 | 거절결정서 | 2014.09.30 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0673907-14 |
| 10 | [법정기간연장]기간연장(단축, 경과구제)신청서 | 2014.10.29 | 수리 (Accepted) | 7-1-2014-0041057-68 |
| 11 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.12.01 | 수리 (Accepted) | 1-1-2014-1167261-25 |
| 12 | [명세서등 보정]보정서(재심사) | 2014.12.01 | 보정승인 (Acceptance of amendment) | 1-1-2014-1167262-71 |
| 13 | 의견제출통지서 | 2015.01.07 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0011895-40 |
| 14 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2015.03.09 | 수리 (Accepted) | 1-1-2015-0229314-01 |
| 15 | [명세서등 보정]보정서 | 2015.03.09 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2015-0229316-92 |
| 16 | 등록결정서 | 2015.07.28 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0503573-16 |
| 17 | 출원인정보변경(경정)신고서 | 2017.02.23 | 수리 (Accepted) | 4-1-2017-5028829-43 |
| 기술정보가 없습니다 |
|---|
| 과제고유번호 | 1415122090 |
|---|---|
| 세부과제번호 | 10039191 |
| 연구과제명 | 테라비트급 3차원 ReRAM 원천기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 지식경제부 |
| 연구관리전문기관명 | 한국산업평가원 |
| 연구주관기관명 | (주)하이닉스반도체 |
| 성과제출연도 | 2012 |
| 연구기간 | 201105~201602 |
| 기여율 | 1 |
| 연구개발단계명 | 개발연구 |
| 6T분류명 | IT(정보기술) |
특허성과
| [1020130032573] | 멀티 레벨 저항 변화 메모리 소자 | 새창보기 |
|---|---|---|
| [1020130015046] | 시간적 및 공간적 산포를 극복하는 메모리 독출법 | 새창보기 |
| [1020120153450] | 반도체 메모리 장치, 검증 독출 방법 및 시스템 | 새창보기 |
| [1020120150533] | 다층 터널 배리어 선택소자를 이용한 저항 스위칭 메모리 소자 제조 | 새창보기 |
| [1020120140931] | 저항 변화 메모리 소자 및 이의 포밍방법 | 새창보기 |
| [1020120139735] | 성능저하를 최소화 하는 비휘발성 메모리의 리프레쉬 | 새창보기 |
| [1020120134266] | 저항 변화 메모리 소자 및 이의 제조방법 | 새창보기 |
| [1020120122369] | 성능저하를 최소화 하는 비휘발성 메모리의 쓰기 산포 제어 방법 | 새창보기 |
| [1020120039566] | 문턱 스위칭과 메모리 스위칭 특성을 동시에 갖는 저항 변화 메모리 소자, 이의 제조방법, 및 이를 포함하는 저항 변화 메모리 소자 어레이 | 새창보기 |
| [1020120035121] | 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법 | 새창보기 |
| [1020120016849] | 비휘발성 저항변화 스위치 소자 및 이의 제조방법 | 새창보기 |
| [1020100085548] | 버퍼층을 가지는 저항변화 메모리 및 이의 제조 방법 | 새창보기 |
| [1020100055292] | 크로스포인트 구조를 갖는 저항변화메모리의 제조 방법 및 이를 이용하여 제조된 크로스포인트 구조를 갖는 저항변화메모리 | 새창보기 |
| [1020090037123] | 저항변화 메모리 소자 및 이의 제조방법 | 새창보기 |
중요키워드
| [KST2020009162][성균관대학교] | 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치 | 새창보기 |
|---|---|---|
| [KST2015003826][성균관대학교] | 성능저하를 최소화 하는 비휘발성 메모리의 쓰기 산포 제어 방법 | 새창보기 |
| [KST2023002699][성균관대학교] | 뉴럴 네트워크 회로 및 장치 | 새창보기 |
| [KST2019018336][성균관대학교] | 이종 메모리 어레이를 이용한 메모리 장치 및 그 동작 방법 | 새창보기 |
| [KST2017000144][성균관대학교] | 교차점 메모리 장치(CROSS POINT MEMORY DEVICE) | 새창보기 |
| [KST2017000143][성균관대학교] | 교차점 메모리 장치(CROSS POINT MEMORY DEVICE) | 새창보기 |
| [KST2020011454][성균관대학교] | 멀티 레벨 셀의 데이터 입출력 장치와 그의 방법 | 새창보기 |
| [KST2022020356][성균관대학교] | 프로세싱 소자 및 프로세싱 소자를 포함하는 전자 장치 | 새창보기 |
| [KST2015003824][성균관대학교] | 성능저하를 최소화 하는 비휘발성 메모리의 리프레쉬 | 새창보기 |
| [KST2015012128][성균관대학교] | 시간적 및 공간적 산포를 극복하는 메모리 독출법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|