도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 상기 비어홀을 통하여 연결되어 제1 인덕터를 형성하는 제1 코일 패턴이 각각 형성되어 있는 다수의 제1 세라믹 시트;

상기 제1 세라믹 시트의 제1 코일 패턴과 연결되는 제1 캐패시터 패턴과 제2 캐패시터 패턴이 각각 형성되어 있으며, 서로 일정 간격을 두고 위치하여 제1 캐패시터를 형성하는 제2 및 제3 세라믹 시트;

도전성 페이스트가 충진된 비어홀이 각각 형성되어 있고, 상기 비어홀을 통하여 제2 인덕터를 형성하는 제2 코일 패턴이 각각 형성되어 있으며, 상기 제2 코일 패턴은 상기 제3 세라믹 시트의 제2 캐패시터 패턴과 연결되는 다수의 제4 세라믹 시트; 및

상기 제4 세라믹 시트의 제2 코일 패턴과 연결되는 제3 캐패시터 패턴 및 제4 캐패시터 패턴이 각각 형성되어 있으며, 서로 일정 간격을 두고 위치하여 제2 캐패시터를 형성하는 제5 및 제6 세라믹 시트

를 포함하는 고주파용 적층형 트랜스포머

제1항에 있어서,

상기 제2 세라믹 시트에는 상기 제1 캐패시터 패턴과 연결되는 제1 출력 단자 패턴이 형성되어 있으며,

상기 제4 세라믹 시트중의 하나에는 상기 제1 캐패시터 패턴 및 제2 코일 패턴과 연결되는 입력 단자 패턴이 형성되어 있으며,

상기 제5 세라믹 시트에는 제3 캐패시터 패턴과 연결되는 제2 출력 단자 패턴이 형성되어 있는 고주파용 적층형 트랜스포머

제1항에 있어서,

캐패시터 패턴이 각각 형성되어 있는 적어도 2개 이상의 세라믹 시트를 더 포함하고,

상기 세라믹 시트는 두 개씩 서로 일정 간격을 두고 위치하여 하나의 캐패시터를 각각 형성하고, 상기 캐패시터는 상기 제1 캐패시터 또는 제2 캐패시터와 병렬로 연결되는 고주파용 적층형 트랜스포머