| 1 |
1
저유전율의 다층기판을 형성하는 제1과정;상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 고유전율의 저온소성세라믹을 이용해 만든 감광성 페이스트를 도포 및 건조하여, 소정의 감광성 유전체 페이스트막을 형성하는 제2과정;상기 제2과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 소정의 비아패턴에 따라 패터닝시켜 고유전율의 유전체층을 형성하는 제3과정을 포함하여 이루어지는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법
|
| 2 |
2
삭제
|
| 3 |
3
저유전율 시트와 동시소성용 전도성 페이스트를 이용해 3차원의 제1부분회로패턴이 패터닝된 저유전율의 다층기판을 형성하는 제1과정; 상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 상기 3차원의 제1부분회로패턴과 전기적으로 결합되어 소정의 회로기판을 구현하는, 3차원의 제2부분패턴을 형성하는 제2과정으로 이루어지되; 상기 제2과정은; 상기 제1과정에서 형성한 저유전율의 다층기판 상부에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-1과정; 상기 제2-1과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-2과정; 상기 제2-2과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-3과정을 포함하여, 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법
|
| 4 |
4
제 3 항에 있어서, 상기 제2-3과정 이후에; 상기 후소성용 전도체 페이스트가 충진된 비아패턴 상부를 포함하는 소자 전체 영역에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-4과정; 상기 제2-4과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-5과정; 상기 제2-5과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-6과정을 순차적으로 적어도 2회 이상 반복 수행하여, 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법
|
| 5 |
4
제 3 항에 있어서, 상기 제2-3과정 이후에; 상기 후소성용 전도체 페이스트가 충진된 비아패턴 상부를 포함하는 소자 전체 영역에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-4과정; 상기 제2-4과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-5과정; 상기 제2-5과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-6과정을 순차적으로 적어도 2회 이상 반복 수행하여, 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법
|
