| 1 |
1
반도체 기판의 제1면에 박막 회로를 형성하는 단계,상기 제1면에서 적어도 하나의 관통 비아를 형성하는 단계,상기 적어도 하나의 관통 비아와 상기 제1면에 형성된 박막 회로를 전기적으로 연결하는 단계, 그리고상기 적어도 하나의 관통 비아와 상기 반도체 기판의 제2면에 형성된 집적회로 칩을 전기적으로 연결하는 단계를 포함하고,상기 적어도 하나의 관통 비아와 상기 집적회로 칩은 상기 제2면에서 전기적으로 연결되는 인터포저 제조 방법
|
| 2 |
2
제1항에서,상기 적어도 하나의 관통 비아를 형성하는 단계는 상기 집적회로 칩 삽입을 위한 구멍의 깊이, 그리고 상기 집적회로 칩 삽입을 위한 구멍에서의 기판 두께를 기초로 상기 관통 비아의 길이를 결정하는 인터포저 제조 방법
|
| 3 |
3
제1항에서,상기 집적회로 칩을 전기적으로 연결하는 단계는상기 제2면에 적어도 하나의 집적회로 구멍을 형성하는 단계,상기 적어도 하나의 집적회로 구멍에 집적회로 칩을 삽입하는 단계, 그리고상기 적어도 하나의 관통 비아와 상기 집적회로 칩을 전기적으로 연결하는 단계를 포함하는 인터포저 제조 방법
|
| 4 |
4
제3항에서,상기 집적회로 구멍을 형성하는 단계는상기 관통 비아가 드러날 때까지 상기 제2면을 깎는 단계, 그리고상기 관통 비아가 노출된 상기 제2면에서 집적회로 칩이 삽입될 구멍을 형성하는 단계를 포함하는 인터포저 제조 방법
|
| 5 |
5
적어도 하나의 관통 비아가 형성된 반도체 기판,상기 반도체 기판의 한 면에 형성된 제1 회로, 그리고상기 반도체 기판의 다른 한 면에 형성된 제2 회로를 포함하고,상기 제1 회로와 상기 제2 회로 각각은 형성된 면에서 상기 적어도 하나의 관통 비아와 전기적으로 연결되고, 상기 제1 회로와 상기 제2 회로 중 적어도 하나는 해당 면에 형성된 구멍에 삽입되는 집적회로 칩을 포함하는 인터포저
|
| 6 |
6
삭제
|
