| 1 |
1
절연성 기판과; 상기 절연성 기판 위에 형성된 비도핑된 GaN 버퍼층과; 상기 비도핑된 GaN 버퍼층 위에 형성되며, 상기 비도핑된 GaN 버퍼층과의 사이에 2차원 전자가스층을 형성하는 AlGaN 장벽층과; 상기 AlGaN 장벽층 위에 형성된 비도핑된 GaN 캡층과;상기 비도핑된 GaN 캡층 위에 상기 비도핑된 GaN 캡층의 적어도 일부가 노출되도록 형성된 통전용의 제1 콘택과;상기 제1 콘택에 의해 노출된 상기 비도핑된 GaN 캡층 위에 형성되어 표면트랩으로의 전자주입을 억제하는 SiO2 패시베이션층을 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서, 상기 제1 콘택은서로 이격 배치된 제1 전극과 제2 전극을 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 5 |
5
제 4 항에 있어서, 상기 제1 콘택은 상기 제1 전극과 상기 제2 전극과의 사이에 배치된 제3 전극을 더 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 6 |
6
제 1 항에 있어서, 상기 절연성 기판의 배면에 형성된 제2 콘택을 더 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 7 |
7
제 1 항에 있어서, 상기 절연성 기판과 비도핑된 GaN 버퍼층과의 사이에 형성된 결정핵 생성층을 더 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
제 4 항에 있어서, 상기 제1 전극은 오믹메탈로 구성되며 상기 제2 전극은 쇼트키메탈로 구성됨을 특징으로 하는 질화물계 반도체 소자
|
| 13 |
13
제 5 항에 있어서, 상기 제1 전극과 상기 제2 전극은 오믹메탈로 구성되며, 상기 제 3 전극은 쇼트키메탈로 구성됨을 특징으로 하는 질화물계 반도체 소자
|
| 14 |
14
제 6 항에 있어서, 상기 제1 콘택은 쇼트키메탈로 구성되며, 상기 제2 콘택은 오믹메탈로 구성됨을 특징으로 하는 질화물계 반도체 소자
|
| 15 |
15
절연성 기판과; 상기 절연성 기판 위에 형성된 비도핑된 GaN 버퍼층과; 상기 비도핑된 GaN 버퍼층 위에 형성된 AlGaN 장벽층과; 상기 AlGaN 장벽층 위에 형성된 비도핑된 GaN 캡층과; 상기 비도핑된 GaN 캡층과 접촉하는 개별적인 전극으로서, 상기 비도핑된 GaN 캡층의 표면 일부를 덮지 않도록 된 소스/드레인 및 게이트 전극과; 상기 소스/드레인 및 게이트 전극에 의해 노출된 상기 비도핑된 GaN 캡층의 표면에 형성되어 표면트랩으로의 전자주입을 억제하는 SiO2 패시베이션층을 포함함을 특징으로 하는 질화물계 반도체 소자
|
| 16 |
16
삭제
|
| 17 |
17
절연성 기판 위에 비도핑된 GaN 버퍼층을 형성하는 과정과; 상기 비도핑된 GaN 버퍼층 위에 AlGaN 장벽층을 형성하는 과정과;상기 AlGaN 장벽층 위에 비도핑된 GaN 캡층을 형성하는 과정과;상기 비도핑된 GaN 캡층의 적어도 일부가 노출되도록 통전용의 제1 콘택을 형성하는 과정과;상기 제1 콘택에 의해 노출된 상기 비도핑된 GaN 캡층 위에, 표면트랩으로의 전자주입을 억제하는 SiO2 패시베이션층을 형성하는 과정을 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
| 18 |
18
삭제
|
| 19 |
19
삭제
|
| 20 |
20
제 17 항에 있어서, 상기 절연성 기판과 상기 비도핑된 GaN 버퍼층과의 결정격자 정합이 용이하도록 상기 절연성 기판 위에 결정핵 생성층을 형성하는 과정을 더 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
| 21 |
21
제 17 항에 있어서, 상기 제1 콘택을 형성하는 과정은,상기 비도핑된 GaN 캡층 위에 리프트-오프 공정에 의한 오믹메탈을 형성하는 단계와;상기 비도핑된 GaN 캡층 위에 리프트-오프 공정에 의한 쇼트키메탈을 형성하는 단계를 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
| 22 |
22
제 17 항에 있어서, 상기 절연성 기판의 배면에 제2 콘택을 형성하는 과정을 더 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
| 23 |
23
제 17 항에 있어서, 상기 SiO2 패시베이션층을 형성하는 과정은 유도결합 플라즈마 화학기상증착법(inductively coupled plasma-chemical vapor deposition: ICP-CVD)에 의해 이루어짐을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
| 24 |
24
삭제
|
| 25 |
25
제 17 항에 있어서, 상기 SiO2 패시베이션층을 형성하는 과정 전에 상기 비도핑된 GaN 캡층 위에 형성된 자연산화막을 제거하는 과정을 더 포함함을 특징으로 하는 질화물계 반도체 소자의 제조방법
|
