| 1 |
1
게이트 전극;
상기 게이트 전극상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 중첩되며 다결정 실리콘을 포함하는 액티브층;
상기 액티브층 상에 형성되며 상기 액티브층과 일부 중첩되는 소스 전극;
상기 액티브층 상에 형성되며 상기 액티브층과 일부 중첩되고 상기 소스 전극과 이격형성된 드레인 전극; 및
상기 액티브층과 상기 소스 전극 사이 및 상기 액티브층과 상기 드레인 전극 사이에 형성된 오믹 콘택층을 포함하되,
상기 오믹 콘택층은 비정질 실리콘층을 포함하는 제1 오믹 콘택층과 불순물이 함유된 비정질 실리콘층을 포함하는 제2 오믹 콘택층을 포함하는 박막 트랜지스터
|
| 2 |
2
제1항에 있어서,
상기 제1 오믹 콘택층 및 상기 제2 오믹 콘택층은 적어도 하나씩 교대로 배치되는 박막 트랜지스터
|
| 3 |
3
제1항에 있어서,
상기 제2 오믹 콘택층은 n형 불순물을 포함하는 박막 트랜지스터
|
| 4 |
4
제3항에 있어서,
상기 n형 불순물은 인(phosphorus)으로 도핑되어 형성되는 박막 트랜지스터
|
| 5 |
5
제1항에 있어서,
상기 게이트 전극은 제1 전극 및 제2 전극으로 분지되어 상기 제1 전극은 상기 소스 전극과 적어도 일부가 중첩되며, 상기 제2 전극은 상기 드레인 전극과 적어도 일부가 중첩되는 박막 트랜지스터
|
| 6 |
6
절연 기판;
상기 절연 기판 상에 형성된 게이트 전극;
상기 게이트 전극상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 상기 게이트 전극과 중첩되며 다결정 실리콘을 포함하는 액티브층;
상기 액티브층 상에 형성되며 상기 액티브층과 일부 중첩되는 소스 전극;
상기 액티브층 상에 형성되며 상기 액티브층과 일부 중첩되고 상기 소스 전극과 이격형성된 드레인 전극;
상기 액티브층과 상기 소스 전극 사이 및 상기 액티브층과 상기 드레인 전극 사이에 형성된 오믹 콘택층; 및
상기 드레인 전극과 연결된 화소 전극을 포함하되,
상기 오믹 콘택층은 비정질 실리콘층을 포함하는 제1 오믹 콘택층과 불순물이 함유된 비정질 실리콘층을 포함하는 제2 오믹 콘택층을 포함하는 박막 트랜지스터 표시판
|
| 7 |
7
제6항에 있어서,
상기 제1 오믹 콘택층 및 상기 제2 오믹 콘택층은 적어도 하나씩 교대로 배치되는 박막 트랜지스터 표시판
|
| 8 |
8
제6항에 있어서,
상기 제2 오믹 콘택층은 n형 불순물을 포함하는 박막 트랜지스터 표시판
|
| 9 |
9
제8항에 있어서,
상기 n형 불순물은 인(phosphorus)으로 도핑되어 형성되는 박막 트랜지스터 표시판
|
| 10 |
10
제6항에 있어서,
상기 게이트 전극은 제1 전극 및 제2 전극으로 분지되어 상기 제1 전극은 상기 소스 전극과 적어도 일부가 중첩되며, 상기 제2 전극은 상기 드레인 전극과 적어도 일부가 중첩되는 박막 트랜지스터 표시판
|
| 11 |
11
게이트 전극 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 게이트 전극과 중첩되며 다결정 실리콘을 포함하는 액티브층을 형성하는 단계;
상기 액티브층 상에 비정질 실리콘층을 포함하는 제1 오믹 콘택층과 불순물이 함유된 비정질 실리콘층을 포함하는 제2 오믹 콘택층을 포함하는 오믹 콘택층을 형성하는 단계;
상기 오믹 콘택층 상에 서로 이격되어 형성되며 상기 액티브층과 일부 중첩되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법
|
| 12 |
12
제11항에 있어서,
상기 제1 오믹 콘택층 및 상기 제2 오믹 콘택층은 적어도 하나씩 교대로 배치되는 박막 트랜지스터의 제조 방법
|
| 13 |
13
제11항에 있어서,
상기 제2 오믹 콘택층은 n형 불순물을 포함하는 박막 트랜지스터의 제조 방법
|
| 14 |
14
제13항에 있어서,
상기 제2 오믹 콘택층은 인을 포함한 가스로 도핑하여 형성하는 박막 트랜지스터의 제조 방법
|
