| 1 |
1
기판;상기 기판 상에 형성된 Ⅲ-Ⅴ족 채널층;상기 채널층 상에 형성된 황을 포함하는 보호층;상기 보호층을 덮는 게이트 절연층; 상기 게이트 절연층 상에 형성된 게이트 전극; 및상기 채널층의 양단에 각각 연결된 소스 전극 및 드레인 전극;을 구비하며, 상기 보호층은 상기 황이 상기 채널층의 댕글링 본드와 결합하여 형성된 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 채널층은 InGaAs, GaAs, InP, GaSb, InSb를 포함하는 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 댕글링 본드는 상기 채널층의 표면에 형성된 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 게이트 절연층은 하프늄 옥사이드 또는 알루미늄 옥사이드로 이루어진 트랜지스터
|
| 5 |
5
제 4 항에 있어서,상기 게이트 절연층은 10Å~100Å 두께를 가지는 트랜지스터
|
| 6 |
6
제 1 항에 있어서,상기 채널층은 핀 형상인 트랜지스터
|
| 7 |
7
제 6 항에 있어서,상기 기판 상에 상기 기판을 노출시키는 슬릿이 형성된 절연층; 및상기 슬릿을 채운 버퍼층;을 더 구비하며, 상기 채널층은 상기 버퍼층에서 수직으로 형성되며, 상기 보호층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널층의 상면 및 양측면을 감싸는 트랜지스터
|
| 8 |
8
제 6 항에 있어서,상기 기판 및 상기 채널층 사이에 순차적으로 형성된 절연층 및 버퍼층을 더 포함하며, 상기 보호층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널층의 상면 및 양측면을 감싸는 트랜지스터
|
| 9 |
9
기판 상에 Ⅲ-V족 반도체 채널층을 형성하는 단계;상기 채널층을 덮는 게이트 절연층을 형성하는 단계;상기 기판을 황이 포함된 분위기에서 열처리하여 상기 채널층 및 상기 게이트 절연층 사이에 황을 포함하는 보호층을 형성하는 단계;상기 게이트 절연층 상으로 게이트 전극을 형성하는 단계; 및상기 채널의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 트랜지스터 제조방법
|
| 10 |
10
제 9 항에 있어서,상기 채널층은 InGaAs, GaAs, InP, GaSb, InSb를 포함하는 트랜지스터 제조방법
|
| 11 |
11
제 9 항에 있어서,상기 게이트 절연층은 하프늄 옥사이드 또는 알루미늄 옥사이드로 이루어진 트랜지스터 제조방법
|
| 12 |
12
제 9 항에 있어서,상기 게이트 절연층은 10Å~100Å 두께로 형성되는 트랜지스터 제조방법
|
| 13 |
13
제 9 항에 있어서, 상기 보호층 형성 단계는상기 기판을 H2S 반응개스와 캐리어 개스를 공급하는 챔버에서 열처리하는 단계를 포함하는 트랜지스터 제조방법
|
| 14 |
14
제 13 항에 있어서, 상기 보호층 형성 단계는,상기 H2S 반응개스로부터 분리되어 상기 게이트 절연층을 통과한 황이 상기 채널층의 댕글링 본드와 결합하여 상기 보호층을 형성하는 단계인 트랜지스터 제조방법
|
| 15 |
15
제 9 항에 있어서,상기 채널층은 핀 형상을 가진 트랜지스터 제조방법
|
| 16 |
16
제 15 항에 있어서,상기 기판 상에 상기 기판을 노출시키는 슬릿이 형성된 절연층을 형성하는 단계; 및상기 슬릿을 채워서 버퍼층을 형성하는 단계;를 더 구비하며, 상기 채널층 형성단계는 상기 버퍼층으로부터 상기 채널층을 수직으로 에피성장시키는 단계이며,상기 보호층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널층의 상면 및 양측면을 감싸는 트랜지스터 제조방법
|
| 17 |
17
제 15 항에 있어서,상기 기판 및 상기 채널층 사이에 순차적으로 형성된 절연층 및 버퍼층을 형성하는 단계를 더 포함하며, 상기 보호층, 상기 게이트 절연층 및 상기 게이트 전극은 상기 채널층의 상면 및 양측면을 감싸는 트랜지스터 제조방법
|
