1 |
1
기판 상에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및
상기 패턴된 게이트 전극 상에 절연막을 형성하고, 상기 절연막 상에 활성층을 형성하고, 상기 활성층 상에 제2 금속막을 형성하고, 상기 제2 금속막 상부에 다중톤인 그레이 톤 마스크인 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정을 포함하고,
상기 제2 포토 마스크에 의해 상기 제2 금속막 상부에 형성되는 포토레지스트 패턴은 채널 영역 상의 두께가 소오스 전극 영역 및 드레인 전극 영역 상의 두께보다 작으며,
상기 활성층은 투명 반도체막이고, 상기 제2 금속막은 ITO 또는 IZO를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법
|
2 |
2
제1항에 있어서,
상기 소오스 전극 및 상기 드레인 전극은 상기 절연막 위에 형성된 상기 활성층 및 상기 제2 금속막의 적층 구조인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
3 |
3
제2항에 있어서,
상기 드레인 전극은 상기 활성층 및 상기 제2 금속막의 적층 구조가 LCD 패널의 화소 전극을 위하여 일정 투과율을 갖는 투명 전도막인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
4 |
4
제1항에 있어서,
상기 투명 반도체막은 ZnO, IZO, 또는 IGZO를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
5 |
5
삭제
|
6 |
6
제1항에 있어서, 상기 제2 포토 마스크는,
상기 소오스 전극 및 상기 드레인 전극의 영역에 대한 광투과율이 제로이고, 상기 게이트 전극 위의 상기 활성층의 채널 영역에 대한 광투과율이,
상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율보다 작은 것을 특징으로 하는 박막 트랜지스터의 제조방법
|
7 |
7
제6항에 있어서, 상기 제2 공정은,
상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층 및 상기 제2 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정;
상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제2 금속막, 상기 활성층 및 상기 절연막의 순차 식각을 위한 제2-2 공정;
상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정; 및
상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-4 공정
을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
8 |
8
제7항에 있어서,
상기 제2-2 공정 및 상기 제2-4 공정은 습식 또는 건식 식각 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
9 |
9
기판 상에 제1 금속막을 증착한 후에 제1 포토 마스크를 이용하여 게이트 전극을 패턴하는 제1 공정; 및
상기 패턴된 게이트 전극 상에 절연막을 형성하고, 상기 절연막 상에 활성층을 형성하고, 상기 활성층 상에 제2 금속막을 형성하고, 상기 제2 금속막 상에 제3 금속막을 형성하고, 상기 제3 금속막 상에 다중톤인 그레이 톤 마스크인 제2 포토 마스크를 이용하여 소오스 전극 및 드레인 전극을 패턴하는 제2 공정을 포함하고,
상기 제2 포토 마스크에 의해 상기 제3 금속막 상부에 형성되는 포토레지스트 패턴은 상기 드레인 전극 영역 상의 포토레지스트 패턴의 두께가 상기 소오스 전극 영역 상의 포토레지스트 패턴의 두께보다 크며, 상기 소오스 영역 상의 포토레지스트 패턴의 두께는 채널 영역 상의 포토레지스트 패턴의 두께보다 크며,
상기 활성층은 투명 반도체막이고, 상기 제2 금속막은 ITO 또는 IZO를 포함하고, 상기 제3 금속막은 Cr, Mo, Al 또는 Cu를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법
|
10 |
10
제9항에 있어서,
상기 소오스 전극은 상기 절연막 위에 형성된 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막의 적층 구조이고,
상기 드레인 전극은 상기 절연막 위에 형성된 상기 활성층 및 상기 제2 금속막의 적층 구조인 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
11 |
11
삭제
|
12 |
12
제9항에 있어서,
상기 투명 반도체막은 ZnO, IZO, 또는 IGZO 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
13 |
13
삭제
|
14 |
14
제9항에 있어서, 상기 제2 포토 마스크는,
상기 소오스 전극 영역에 대한 광투과율이 제로이고,
상기 게이트 전극 상의 상기 활성층의 채널 영역에 대한 광투과율이,
상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율보다 작지만, 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 광투과율보다 높은 것을 특징으로 하는 박막 트랜지스터의 제조방법
|
15 |
15
제14항에 있어서, 상기 제2 공정은,
상기 패턴된 게이트 전극 위에 상기 절연막, 상기 활성층, 상기 제2 금속막 및 상기 제3 금속막을 차례로 증착하고 포토 레지스트를 도포한 후에, 상기 제2 포토 마스크를 이용하여 노광하여 포토 레지스트 패턴을 형성하는 제2-1 공정;
상기 포토 레지스트 패턴이 남아있는 부분 이외의 부분에 대한 상기 제3 금속막, 상기 제2 금속막 및 상기 활성층의 순차 식각을 위한 제2-2 공정;
상기 채널 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-3 공정;
상기 채널 영역 위의 상기 제3 금속막의 식각을 위한 제2-4 공정;
상기 활성층의 채널, 상기 소오스 전극 및 상기 드레인 전극의 영역 이외의 나머지 부분에 대한 상기 절연막의 식각을 위한 제2-5 공정;
상기 채널 영역 위의 상기 제2 금속막의 식각을 위한 제2-6 공정;
상기 드레인 전극의 영역에 대한 상기 포토 레지스트 패턴을 제거하기 위한 제2-7 공정; 및
상기 드레인 전극의 영역 위의 상기 제3 금속막의 식각을 위한 제2-8 공정
을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
16 |
16
제15항에 있어서,
상기 제2-2 공정, 상기 제2-4 공정, 상기 제2-5 공정, 상기 제2-6 공정, 및 상기 제2-8 공정은 습식 또는 건식 식각 공정을 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법
|
17 |
17
제1항 또는 제9항의 박막 트랜지스터의 제조 방법에 의하여 제조된 반도체 소자
|
18 |
18
제1항 또는 제9항의 박막 트랜지스터의 제조 방법에 의하여 제조된 트랜지스터 어레이 패널을 포함하는 LCD 패널
|