| 1 |
1
NMOS형 트랜지스터 및 전류 미러 회로에 연결되는 제 1 밴드갭 기준 회로부;PMOS형 트랜지스터에 연결되는 제 2 밴드갭 기준 회로부; 및상기 제 1 밴드갭 기준 회로부로부터 유도되는 제 1 전류와 상기 제 2 밴드갭 기준 회로부로부터 유도되는 제 2 전류를 합산하여 기준전압을 생성하는 합산 회로부를 포함하고,상기 제 1 밴드갭 기준 회로부가 생성하는 전압은 상기 제 2 밴드갭 기준 회로부가 생성하는 전압과 만곡(curvature)의 방향이 동일하며,상기 제 1 전류는 상기 제 2 전류와 만곡의 방향이 반대인 것을 특징으로 하는 밴드갭 기준 회로
|
| 2 |
2
제 1 항에 있어서,상기 생성되는 기준전압은 온도에 독립적인 것을 특징으로 하는 밴드갭 기준 회로
|
| 3 |
3
제 1 항에 있어서,상기 제 1 밴드갭 기준 회로부에서 생성되는 전압은,상기 NMOS형 트랜지스터의 게이트웨이와 연결되어, 제 3 전류를 유도하고,상기 제 1 전류는 상기 전류 미러 회로에 의해 상기 제 3 전류로부터 유도되며,상기 제 1 전류와 제 3 전류는 만곡의 방향이 반대인 것을 특징으로 하는 것을 특징으로 하는 밴드갭 기준 회로
|
| 4 |
4
제 1 항에 있어서,상기 기준전압은,상기 제 1 전류와 상기 제 2 전류가 합산된 기준전류에 기준저항을 연결하여 생성하는 것을 특징으로 하는 밴드갭 기준 회로
|
| 5 |
5
제 4 항에 있어서,상기 기준전압은 상기 기준저항의 크기에 따라 달라지는 것을 특징으로 하는 밴드갭 기준 회로
|
| 6 |
6
제 4 항에 있어서,상기 제 1 전류와 상기 제 2 전류가 합산된 기준전류에 커패시터를 더 연결하는 것을 특징으로 하는 밴드갭 기준 회로
|
| 7 |
7
제 1 항에 있어서,상기 제 1 밴드갭 기준 회로부 및 상기 제 2 밴드갭 기준 회로부는,1차 밴드갭 기준 회로로 구현되는 것을 특징으로 하는 밴드갭 기준 회로
|
| 8 |
8
제 1 항에 있어서,상기 제 1 밴드갭 기준 회로부가 생성하는 전압 및 상기 제 2 밴드갭 기준 회로부가 생성하는 전압의 만곡 방향이 하향인 것을 특징으로 하는 밴드갭 기준 회로
|
| 9 |
9
제 1 항에 있어서,상기 전류 미러 회로는 두 개의 PMOS 트랜지스터를 이용하여 구현되는 것을 특징으로 하는 밴드갭 기준 회로
|
| 10 |
10
제 1 항 내지 제 9 항 중 어느 한 항의 밴드갭 기준 회로를 포함하는 배터리
|
