| 1 |
1
공급된 전원 전압으로부터 소정의 기준 전압을 발생시키는 기준 전압 발생기에 있어서,
상기 전원 전압을 공급받아 1차 기준 전압을 생성하는 1차 기준 전압 발생부를 포함하되,
상기 1차 기준 전압 발생부로부터 생성된 상기 1차 기준 전압에 대한 온도-전압 특성 커브를 보상하기 위해, 상기 1차 기준 전압에 대한 온도-전압 특성 커브와 반대되는 형태의 온도-전류 특성 커브를 갖는 보상 전류를 생성하는 전류 보상부를 더 포함하고,
상기 전류 보상부는,
상기 1차 기준 전압 발생부의 동작 온도가 미리 설정된 제1 온도보다 작은 경우, 상기 동작 온도의 변화에 비례하는 제1 보상 전류를 발생시키는 제1 보상 전류 발생부; 및
상기 1차 기준 전압 발생부의 동작 온도가 미리 설정된 제2 온도보다 큰 경우, 상기 동작 온도의 변화에 반비례하는 제2 보상 전류를 발생시키는 제2 보상 전류 발생부를 포함하고,
상기 1차 기준 전압 발생부는, 상기 전류 보상부로부터 상기 제1 보상 전류와 상기 제2 보상 전류의 합인 상기 보상 전류를 입력받음으로써, 상기 1차 기준 전압에 대한 온도-전압 특성 커브가 보상되어 온도 변화에 따른 전압 편차가 감소된 상기 기준 전압을 출력하는 것을 특징으로 하는 기준 전압 발생기
|
| 2 |
2
제1항에 있어서,
상기 1차 기준 전압 발생부는,
전류 거울 구조(current mirror structure)를 형성하고, 각각의 소스 단자가 상기 전원 전압에 연결되는 제1 내지 제3 PMOS 트랜지스터(P-channel Metal Oxide Semiconductor transistor);
출력 단자가 상기 제1 내지 제3 PMOS 트랜지스터 중 어느 하나의 게이트 단자와 연결되고, 제1 입력 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자에 연결되고, 제2 입력 단자가 상기 제2 PMOS 트랜지스터의 드레인 단자와 연결되는 연산 증폭기;
에미터 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자와 연결되고, 베이스 단자와 콜렉터 단자가 연결되는 BJT 트랜지스터(Bipolar Junction Transistor);
일단은 상기 제1 PMOS 트랜지스터의 드레인 단자와 연결되고, 타단은 접지점과 연결되는 제1 저항;
일단은 상기 제2 PMOS 트랜지스터의 드레인 단자와 연결되고, 타단은 접지점과 연결되는 제2 저항;
일단이 상기 제2 PMOS 트랜지스터의 드레인 단자와 연결되는 제3 저항;
각각의 에미터 단자가 상기 제3 저항의 타단과 연결되고, 베이스 단자와 콜렉터 단자가 각각 연결되는 N(N은 자연수)개의 BJT 트랜지스터;
일단이 상기 제3 PMOS 트랜지스터의 드레인 단자와 연결되는 제4 저항; 및
일단은 상기 제4 저항의 타단과 연결되고, 타단은 접지점과 연결되는 제5 저항을 포함하되,
상기 1차 기준 전압은 상기 제3 PMOS 트랜지스터의 드레인 단자와 접지점 간의 전압인 것을 특징으로 하는 기준 전압 발생기
|
| 3 |
3
제2항에 있어서,
상기 보상 전류는 상기 1차 기준 전압 발생부의 제5 저항으로 흘러 상기 1차 기준 전압에 대한 온도-전압 특성 커브를 보상시키는 것을 특징으로 하는 기준 전압 발생기
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,
상기 제1 보상 전류 발생부는,
전류 거울 구조를 형성하고, 각각의 소스 단자가 상기 전원 전압에 연결되는 제1 내지 제3 PMOS 트랜지스터;
드레인 단자 및 게이트 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자와 연결되고, 소스 단자는 접지점과 연결되는 제1 NMOS 트랜지스터(N-channel Metal Oxide Semiconductor transistor);
드레인 단자가 상기 제2 PMOS 트랜지스터의 드레인 단자 및 게이트 단자와 연결되고, 게이트 단자가 상기 제1 NMOS 트랜지스터의 게이트 단자와 연결되는 제2 NMOS 트랜지스터;
일단은 상기 제2 NMOS 트랜지스터의 소스 단자와 연결되고, 타단은 접지점과 연결되는 제1 저항;
일단은 상기 제3 PMOS 트랜지스터의 드레인 단자와 연결되고, 타단은 접지점과 연결되는 제2 저항; 및
소스 단자가 상기 제3 PMOS 트랜지스터의 소스 단자와 연결되고, 게이트 단자는 상기 제3 PMOS 트랜지스터의 드레인 단자와 상기 제2 저항 사이의 일 접속점에 연결되는 제4 PMOS 트랜지스터를 포함하되,
상기 제1 보상 전류는 상기 제4 PMOS 트랜지스터의 드레인 단자를 통해 출력되는 전류인 것을 특징으로 하는 기준 전압 발생기
|
| 6 |
6
제5항에 있어서,
상기 제1 보상 전류 발생부의 상기 제4 PMOS 트랜지스터는 소스 단자와 게이트 단자간의 전압(VSG)이 상기 제1 온도 이하에서 상기 제4 PMOS 트랜지스터의 문턱 전압의 절대값보다 큰 값을 가져 턴온되는 것을 특징으로 하는 기준 전압 발생기
|
| 7 |
7
제6항에 있어서,
상기 제1 보상 전류 발생부의 상기 제2 저항은 상기 제4 PMOS 트랜지스터의 소스 단자와 게이트 단자간의 전압(VSG)이 상기 제1 온도 이하에서 상기 문턱 전압의 절대값보다 큰 값을 갖게 하는 저항값으로 결정되는 것을 특징으로 하는 기준 전압 발생기
|
| 8 |
8
제1항에 있어서,
상기 1차 기준 전압에 대한 온도-전압 특성 커브는 위로 볼록한 곡선(large convex curve) 형태를 가지되,
상기 제1 온도는 상기 1차 기준 전압에 대한 온도-전압 특성 커브의 꼭지점에 해당하는 온도 이상의 값을 갖도록 설정되는 것을 특징으로 하는 기준 전압 발생기
|
| 9 |
9
제1항에 있어서,
상기 제2 보상 전류 발생부는,
전류 거울 구조를 형성하고, 각각의 소스 단자가 상기 전원 전압에 연결되는 제1 내지 제3 PMOS 트랜지스터;
드레인 단자 및 게이트 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자와 연결되고, 소스 단자는 접지점과 연결되는 제1 NMOS 트랜지스터(N-channel Metal Oxide Semiconductor transistor);
드레인 단자가 상기 제2 PMOS 트랜지스터의 드레인 단자 및 게이트 단자와 연결되고, 게이트 단자가 상기 제1 NMOS 트랜지스터의 게이트 단자와 연결되는 제2 NMOS 트랜지스터;
일단은 상기 제2 NMOS 트랜지스터의 소스 단자와 연결되고, 타단은 접지점과 연결되는 제1 저항;
일단은 상기 제3 PMOS 트랜지스터의 드레인 단자와 연결되고, 타단은 접지점과 연결되는 제2 저항; 및
드레인 단자가 상기 제3 PMOS 트랜지스터의 소스 단자와 연결되고, 게이트 단자는 상기 제3 PMOS 트랜지스터의 드레인 단자와 상기 제2 저항 사이의 일 접속점에 연결되는 제3 NMOS 트랜지스터를 포함하되,
상기 제2 보상 전류는 상기 제3 NMOS 트랜지스터의 소스 단자를 통해 출력되는 전류인 것을 특징으로 하는 기준 전압 발생기
|
| 10 |
10
제9항에 있어서,
상기 제2 보상 전류 발생부의 상기 제3 NMOS 트랜지스터는 게이트 단자와 소스 단자 간의 전압(VGS)이 상기 제2 온도 이상에서 상기 제3 NMOS 트랜지스터의 문턱 전압보다 큰 값을 가져 턴온되는 것을 특징으로 하는 기준 전압 발생기
|
| 11 |
11
제10항에 있어서,
상기 제2 보상 전류 발생부의 상기 제2 저항은 제3 NMOS 트랜지스터의 게이트 단자와 소스 단자 간의 전압(VGS)이 상기 제2 온도 이상에서 상기 문턱 전압보다 큰 값을 갖게 하는 저항값으로 결정되는 것을 특징으로 하는 기준 전압 발생기
|
| 12 |
12
제1항에 있어서,
상기 1차 기준 전압에 대한 온도-전압 특성 커브는 위로 볼록한 곡선(large convex curve) 형태를 가지되,
상기 제2 온도는 상기 1차 기준 전압에 대한 온도-전압 특성 커브의 꼭지점에 해당하는 온도 이하의 값을 갖도록 설정되는 것을 특징으로 하는 기준 전압 발생기
|
