요약 | 고주파 특성에 악영향을 주는 게이트-드레인 캐패시턴스의 증가를 최대한 억제하면서 항복전압을 향상시키고, 소자의 고주파 특성 열화를 최소화한 반도체 소자 및 이의 제조 방법이 개시된다. 이를 위해, 본 발명의 실시 예에 따른 반도체 소자는 기판, 상기 기판의 상부에 형성되는 소스 전극, 기판의 상부에, 소스 전극에 이격하여 형성되는 드레인 전극, 기판, 소스 전극 및 드레인 전극의 상부에, 소스 전극 및 드레인 전극의 상부의 적어도 일부가 노출되도록 형성되며, 소정 부분에 있어서 제1 지점의 수직두께가 제2 지점의 수직두께와 상이하게 형성되는 유전막, 및 일측이 기판에 접촉하며, 타측이 유전막의 소정 부분의 상부로 연장되어 형성되는 게이트 전극을 포함하는 것을 특징으로 한다. |
---|---|
Int. CL | H01L 29/417 (2006.01) H01L 29/778 (2006.01) |
CPC | H01L 29/778(2013.01) H01L 29/778(2013.01) |
출원번호/일자 | 1020150047093 (2015.04.02) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | |
공개번호/일자 | 10-2016-0119330 (2016.10.13) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 공개 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2019.11.04) |
심사청구항수 | 10 |