맞춤기술찾기

이전대상기술

3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법(Method of initializing and programing 3 dimensional non-volatile memory device)

  • 기술번호 : KST2017007743
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 3 차원 비휘발성 메모리 소자의 초기화 방법 및 이의 프로그래밍 방법에 관한 것이다. 본 발명의 일 실시예에 따르면, 복수의 메모리 층들 중 어느 하나 또는 전부의 복수의 스트링 선택 라인들에 결합된 스트링 선택 트랜지스터들의 문턱 값을 동일한 타겟 레벨로 프로그래밍하는 초기 레벨링 단계; 상기 초기 레벨링된 상기 스트링 선택 트랜지스터들을 갖는 메모리 층들 중 선택된 메모리 층에 대하여, 상기 선택된 메모리 층의 상기 복수의 채널 라인들에 시변 구간을 갖는 시변 소거 전압 신호를 인가하는 단계; 및 상기 시변 소거 전압 신호의 상기 시변 구간에서 상기 선택된 메모리 층의 상기 복수의 스트링 선택 라인들을 각각 제어하여 상기 복수의 스트링 선택 라인들에 결합된 상기 스트링 선택 트랜지스터들이 설정된 문턱 값들을 갖도록 소거 정도를 조절하는 문턱 값 설정 단계를 포함하는 3 차원 비휘발성 메모리 소자의 초기화 방법이 제공된다.
Int. CL G11C 16/20 (2006.01.01) G11C 16/04 (2006.01.01) G11C 16/24 (2006.01.01) G11C 16/30 (2006.01.01) G11C 16/12 (2006.01.01) H01L 27/11514 (2017.01.01)
CPC G11C 16/20(2013.01) G11C 16/20(2013.01) G11C 16/20(2013.01) G11C 16/20(2013.01) G11C 16/20(2013.01) G11C 16/20(2013.01) G11C 16/20(2013.01)
출원번호/일자 1020150154161 (2015.11.03)
출원인 에스케이하이닉스 주식회사, 서울대학교산학협력단
등록번호/일자
공개번호/일자 10-2017-0052121 (2017.05.12) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.11.17)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박병국 대한민국 서울특별시 서초구
2 권대웅 대한민국 서울특별시 서초구
3 김도빈 대한민국 서울특별시 관악구
4 이상호 대한민국 서울특별시 동작구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김권석 대한민국 서울특별시 서초구 논현로**, B동 *층(양재동, 삼호물산빌딩)(아이피맥스특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 경기도 이천시
2 서울대학교산학협력단 서울특별시 관악구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2015.11.03 수리 (Accepted) 1-1-2015-1071480-89
2 보정요구서
Request for Amendment
2015.11.09 발송처리완료 (Completion of Transmission) 1-5-2015-0170784-67
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2015.12.08 수리 (Accepted) 1-1-2015-1199111-14
4 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2017.11.17 수리 (Accepted) 1-1-2017-1147628-23
5 의견제출통지서
Notification of reason for refusal
2019.04.30 발송처리완료 (Completion of Transmission) 9-5-2019-0310130-71
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.13 수리 (Accepted) 4-1-2019-5093546-10
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.05.23 수리 (Accepted) 4-1-2019-5101798-31
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.06.27 수리 (Accepted) 1-1-2019-0661529-70
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.06.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0661589-09
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.02 수리 (Accepted) 4-1-2019-5154561-59
11 등록결정서
Decision to grant
2019.11.22 발송처리완료 (Completion of Transmission) 9-5-2019-0846596-04
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.11.25 수리 (Accepted) 4-1-2020-5265458-48
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수의 메모리 층들을 포함하고, 각각의 메모리 층은 일단에 각각의 비트 라인이 연결되고, 타단에는 공통 소스 라인이 연결되는 복수의 채널 라인들, 상기 복수의 채널 라인들을 교차하는 복수의 스트링 선택 라인들, 복수의 워드 라인들 및 접지 선택 라인을 포함하며, 상기 복수의 채널 라인들은 각각 메모리 스트링을 정의하는 3 차원 비휘발성 메모리 소자의 초기화 방법으로서, 상기 복수의 메모리 층들 중 어느 하나 또는 전부의 상기 복수의 스트링 선택 라인들에 결합된 스트링 선택 트랜지스터들의 문턱 값을 동일한 타겟 레벨로 프로그래밍하는 초기 레벨링 단계;상기 초기 레벨링된 상기 스트링 선택 트랜지스터들을 갖는 메모리 층들 중 선택된 메모리 층에 대하여, 상기 선택된 메모리 층의 상기 복수의 채널 라인들에 시변 구간을 갖는 시변 소거 전압 신호를 인가하는 단계; 및상기 시변 소거 전압 신호의 상기 시변 구간에서 상기 선택된 메모리 층의 상기 복수의 스트링 선택 라인들을 각각 제어하여 상기 복수의 스트링 선택 라인들에 결합된 상기 스트링 선택 트랜지스터들이 설정된 문턱 값들을 갖도록 소거 정도를 조절하는 문턱 값 설정 단계를 포함하는 초기화 방법
2 2
제 1 항에 있어서,상기 초기 레벨링된 상기 스트링 선택 트랜지스터들을 갖는 메모리 층들 중 다른 메모리 층을 선택하여, 상기 선택된 다른 메모리 층의 복수의 채널 라인들에 시변 구간을 갖는 시변 소거 전압을 인가하는 단계; 및상기 시변 소거 전압 신호의 상기 시변 구간에서 상기 선택된 다른 메모리 층의 상기 복수의 스트링 선택 라인들을 각각 제어하여 상기 복수의 스트링 선택 라인들에 결합된 상기 스트링 선택 트랜지스터들이 설정된 문턱 값들을 갖도록 소거 정도를 조절하는 상기 문턱 값 설정 단계를 반복하는 초기화 방법
3 3
제 1 항에 있어서,상기 타겟 레벨은 상기 메모리 층마다 서로 다른 값을 갖는 초기화 방법
4 4
제 1 항에 있어서, 상기 시변 소거 전압 신호는 하나의 상기 시변 구간을 갖는 초기화 방법
5 5
제 1 항에 있어서, 상기 시변 소거 전압 신호의 상기 시변 구간은, 램핑 구간, 스텝형 구간 또는 이의 조합을 포함하는 초기화 방법
6 6
제 1 항에 있어서,상기 시변 구간은 증가형 모드 또는 감소형 모드인 초기화 방법
7 7
제 1 항에 있어서,상기 선택된 메모리 층에 대하여, 상기 시변 소거 전압 신호를 인가하는 단계 및 상기 문턱 값 설정 단계가 수행되는 동안 선택되지 않은 다른 메모리 층의 공통 소스 라인에는 소거 금지를 위한 전압 신호가 인가되는 초기화 방법
8 8
제 7 항에 있어서,상기 소거 금지를 위한 전압 신호는, 상기 시변 소거 전압 신호의 최대값보다 작은 양의 전압을 갖는 초기화 방법
9 9
제 1 항에 있어서, 상기 시변 소거 전압 신호를 인가하는 단계 및 상기 문턱 값 설정 단계가 수행되는 동안, 상기 비트 라인들은 전기적으로 플로팅되는 초기화 방법
10 10
제 1 항에 있어서,상기 시변 소거 전압 신호를 인가하는 단계 및 상기 문턱 값 설정 단계가 수행되는 동안, 상기 워드 라인들은 전기적으로 플로팅되는 초기화 방법
11 11
제 1 항에 있어서,상기 시변 소거 전압 신호의 상기 시변 구간이 증가 모드인 경우, 상기 스트링 선택 라인들은 접지 상태에서, 상기 시변 구간 내의 적어도 2 이상의 서로 다른 시점들에서 전기적으로 플로팅됨으로써, 상기 스트링 선택 트랜지스터들의 문턱 값들을 설정하기 위한 소거 동작이 상기 시점들에서 각각 종료되는 초기화 방법
12 12
제 1 항에 있어서,상기 시변 소거 전압 신호의 상기 시변 구간이 감소 모드인 경우, 상기 스트링 선택 라인들은 플로팅 상태에서, 상기 시변 구간 내의 적어도 2 이상의 서로 다른 시점들에서 접지됨으로써, 상기 스트링 선택 트랜지스터들의 문턱 값들을 설정하기 위한 소거 동작이 상기 시점들에서 각각 개시되는 초기화 방법
13 13
제 1 항에 있어서, 상기 3 차원 비휘발성 메모리 소자의 상기 채널 라인들은 채널 적층형 구조, 직선형 BiCs 구조(straight-shaped Bit Cost Scalable 구조), 파이프형 BiCs(pipe-shaped Bit Cost Scalable) 구조 또는 이의 조합 구조를 갖는 초기화 방법
14 14
제 1 항에 있어서,상기 메모리 스트링은 NAND 플래시 메모리 소자를 구성하는 초기화 방법
15 15
복수의 메모리 층들을 포함하고, 각각의 메모리 층은 일단에 각각의 비트 라인이 연결되고, 타단에는 공통 소스 라인이 연결되는 복수의 채널 라인들, 상기 복수의 채널 라인들을 교차하는 복수의 스트링 선택 라인들, 복수의 워드 라인들 및 접지 선택 라인을 포함하며, 상기 복수의 채널 라인들은 각각 메모리 스트링을 정의하는 3 차원 비휘발성 메모리 소자의 프로그래밍 방법으로서, 상기 스트링 선택 라인들에 소정 전압을 인가하여 선택된 메모리 층에 포함된 적어도 하나 이상의 스트링 선택 트랜지스터를 모두 턴온시키고, 비선택된 메모리 층에 포함된 적어도 하나 이상의 스트링 선택 트랜지스터 중 적어도 하나 이상을 턴오프시킴으로써 상기 복수의 메모리 층들 중 어느 하나의 메모리 층을 선택하는 단계; 및상기 선택된 메모리 층의 메모리 스트링들 중 선택된 메모리 스트링의 선택된 메모리 셀을 프로그래밍하기 위해, 상기 선택된 메모리 스트링의 비트 라인에는 프로그래밍 전압을 인가하고 비선택된 메모리 스트링의 비트 라인에는 상기 프로그래밍 전압보다는 높은 프로그램 금지 전압을 인가하며, 상기 선택된 메모리 셀에 결합된 워드 라인에는 프로그래밍 전압을 인가하는 프로그래밍 방법
16 16
제 15 항에 있어서, 상기 프로그래밍 전압은 접지 전압인 프로그래밍 방법
17 17
제 15 항에 있어서,상기 프로그램 금지 전압은 공통 컬렉터 전압인 프로그래밍 방법
18 18
제 15 항에 있어서,상기 복수의 메모리 층들 비선택된 메모리 층의 공통 소스 라인에는 공통 컬렉터 전압이 인가되는 프로그래밍 방법
19 19
제 15 항에 있어서, 상기 3 차원 비휘발성 메모리 소자의 상기 채널 라인들은 채널 적층형 구조, 직선형 BiCs 구조(straight-shaped Bit Cost Scalable 구조), 파이프형 BiCs(pipe-shaped Bit Cost Scalable) 구조 또는 이의 조합 구조를 갖는 프로그래밍 방법
20 20
제 15 항에 있어서,상기 메모리 스트링은 NAND 플래시 메모리 소자를 구성하는 프로그래밍 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US09754673 US 미국 FAMILY
2 US20170125109 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2017125109 US 미국 DOCDBFAMILY
2 US9754673 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.