1 |
1
메모리 스트링들의 소스 셀렉트 트랜지스터들과 공통으로 연결되는 공통 소스 라인에 양의 소스 전압을 인가하고, 상기 메모리 스트링들의 드레인 셀렉트 트랜지스터들과 각각 연결된 비트라인들 중 비선택 비트라인들에 프리차지 전압을 인가하는 단계;상기 소스 셀렉트 트랜지스터 및 상기 드레인 셀렉트 트랜지스터 사이에 연결된 메모리 셀들 중 비선택된 메모리 셀들에 리드 패스 전압을 인가하는 단계;상기 메모리 셀들 중 선택된 메모리 셀들에 리드 전압을 인가하는 단계; 및상기 비트라인들 중 선택된 비트라인들의 전압 또는 전류를 센싱하는 단계를 포함하며,상기 패스 전압이 상기 비선택된 메모리 셀들에 인가되고 상기 리드 전압이 상기 선택된 메모리 셀들에 인가되는 동안 상기 양의 소스 전압이 상기 소스 라인에 인가되는 반도체 메모리 장치의 동작 방법
|
2 |
2
제 1 항에 있어서, 상기 소스 전압 및 상기 프리차지 전압을 인가할 때, 상기 소스 셀렉트 트랜지스터와 상기 드레인 셀렉트 트랜지스터를 턴온시키기 위한 소스 셀렉트 전압 및 드레인 셀렉트 전압을 인가하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법
|
3 |
3
제 1 항에 있어서, 상기 리드 전압을 인가하기 전에 상기 패스 전압이 인가되는 반도체 메모리 장치의 동작 방법
|
4 |
4
제 1 항에 있어서, 상기 패스 전압은 상기 소스 전압 또는 상기 프리차지 전압과 동시에 인가되는 반도체 메모리 장치의 동작 방법
|
5 |
5
제 1 항에 있어서, 상기 패스 전압을 인가하기 전에 상기 리드 전압이 인가되는 반도체 메모리 장치의 동작 방법
|
6 |
6
제 1 항에 있어서, 상기 리드 전압은 상기 소스 전압 또는 상기 프리차지 전압과 동시에 인가되는 반도체 메모리 장치의 동작 방법
|
7 |
7
제 1 항에 있어서, 상기 패스 전압이 인가될 때 채널 부스팅 현상이 발생되어, 상기 비선택 비트라인들과 연결되는 메모리 스트링들의 채널 포텐셜이 증가하는 반도체 메모리 장치의 동작 방법
|
8 |
8
제 1 항에 있어서, 상기 리드 전압 및 상기 패스 전압이 인가되기 전까지 상기 선택된 비트라인들은 디스차지 상태로 유지되는 반도체 메모리 장치의 동작 방법
|
9 |
9
제 1 항에 있어서, 상기 비선택 비트라인들에 프리차지 전압이 인가된 상태에서 상기 리드 전압 또는 상기 리드 패스 전압이 인가되는 반도체 메모리 장치의 동작 방법
|
10 |
10
비트라인들과 공통 소스 라인 사이에 연결된 메모리 스트링들을 포함하는 메모리 블록; 및상기 메모리 스트링들 중 선택된 메모리 스트링들에 포함된 메모리 셀들의 리드 동작을 수행하고, 상기 리드 동작 시 비선택된 메모리 스트링의 채널 포텐셜을 증가시키도록 구성된 주변 회로를 포함하며,상기 주변 회로는 패스 전압이 상기 메모리 셀들 중 비선택된 메모리 셀들에 인가되고 리드 전압이 상기 메모리 셀들 중 선택된 메모리 셀들에 인가되는 동안 상기 비선택된 메모리 스트링의 상기 채널 포텐셜을 상승시키는 반도체 메모리 장치
|
11 |
11
제 10 항에 있어서, 상기 리드 동작을 위해 상기 주변 회로는 상기 공통 소스 라인에 소스 전압을 인가하고 상기 비선택된 메모리 스트링들과 연결된 비선택된 비트라인들에 프리차지 전압을 인가하도록 구성된 반도체 메모리 장치
|
12 |
12
제 11 항에 있어서, 상기 주변 회로는 상기 프리차지 전압을 인가할 때 상기 선택된 메모리 스트링과 연결된 선택된 비트라인들을 디스차지시키도록 구성된 반도체 메모리 장치
|
13 |
13
제 10 항에 있어서, 상기 주변 회로는 상기 비선택 메모리 스트링들과 연결된 비선택 비트라인들에 프리차지 전압을 인가한 상태에서 상기 리드 동작을 위해 상기 비선택된 메모리 셀들에 패스 전압을 인가하고 선택된 메모리 셀들에 상기 리드 전압을 인가하도록 구성된 반도체 메모리 장치
|
14 |
14
제 13 항에 있어서, 상기 주변 회로는 상기 선택된 메모리 셀들에 상기 리드 전압을 인가한 후 상기 비선택된 메모리 셀들에 상기 패스 전압을 인가하도록 구성된 반도체 메모리 장치
|
15 |
15
제 13 항에 있어서, 상기 주변 회로는 상기 비선택된 메모리 셀들에 상기 패스 전압을 인가한 후 상기 선택된 메모리 셀들에 상기 리드 전압을 인가하도록 구성된 반도체 메모리 장치
|