| 1 |
1
기판;상기 기판의 일측 상에 배치된 소스 전극;상기 소스 전극에 대향하는 상기 기판의 타측 상에 배치된 드레인 전극;상기 드레인 전극과 상기 소스 전극 사이의 상기 기판 상에 배치된 제 1 게이트 전극; 및상기 제 1 게이트 전극과 상기 드레인 전극 사이 또는 상기 제 1 게이트 전극과 상기 소스 전극 사이에 배치되고, 상기 기판으로부터 그의 하면의 높이가 상기 제 1 게이트 전극의 하면과 다른 높이로 배치된 제 2 게이트 전극을 포함하는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 1 및 제 2 게이트 전극들은 티 형 게이트 전극과 평판 형 게이트 전극을 각각 포함하는 반도체 소자
|
| 3 |
3
제 2 항에 있어서,상기 티 형 게이트 전극은:상기 기판 상에 배치된 제 1 게이트 풋; 및상기 제 1 게이트 풋 상에 배치된 게이트 헤드를 포함하되,상기 평판 형 게이트 전극은 상기 제 1 게이트 풋의 높이보다 큰 높이를 갖는 반도체 소자
|
| 4 |
4
제 3 항에 있어서,상기 평판 형 게이트 전극과 상기 기판 사이에 배치된 제 1 게이트 절연 층을 더 포함하는 반도체 소자
|
| 5 |
5
제 4 항에 있어서,상기 제 1 게이트 절연 층과 상기 평판 형 게이트 전극 사이에 배치된 제 2 게이트 절연 층을 더 포함하되,상기 제 2 게이트 절연 층은 포토레지스트 층을 포함하는 반도체 소자
|
| 6 |
6
제 5 항에 있어서,상기 제 2 게이트 전극은 상기 제 1 게이트 전극 상에 배치되되,상기 소자는, 상기 제 2 게이트 전극과 상기 제 1 게이트 전극 사이에 배치된 제 3 게이트 절연 층을 더 포함하는 반도체 소자
|
| 7 |
7
제 6 항에 있어서,상기 제 1 내지 제 3 게이트 절연 층들은 실리콘 산화물 또는 실리콘 질화물을 포함하는 반도체 소자
|
| 8 |
8
제 3 항에 있어서,상기 제 1 게이트 풋은 복수개이되,상기 티 형 게이트 전극은 상기 제 1 게이트 풋들 사에 배치되고, 상기 제 1 게이트 풋의 폭보다 넓은 폭을 갖는 적어도 하나의 제 2 게이트 풋을 포함하는 반도체 소자
|
| 9 |
9
제 8 항에 있어서,상기 평판 형 게이트 전극은 상기 제 1 및 제 2 게이트 풋들과 동일한 거리 내에 배치된 반도체 소자
|
| 10 |
10
제 9 항에 있어서,상기 평판 형 게이트 전극은 상기 제 2 게이트 풋에 인접하는 요철을 갖는 반도체 소자
|
| 11 |
11
제 10 항에 있어서,상기 제 2 게이트 풋이 사각형 모양을 가질 경우, 상기 요철은 각진 홈 모양을 갖는 반도체 소자
|
| 12 |
12
제 10 항에 있어서,상기 제 2 게이트 풋이 원형 모양을 가질 경우, 상기 요철은 라운드진 홈 모양을 갖는 반도체 소자
|
| 13 |
13
제 1 항에 있어서,상기 제 2 게이트 전극은 상기 제 1 게이트 전극의 두께와 다른 두께를 갖는 반도체 소자
|
| 14 |
14
기판 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극과 상기 드레인 전극 사이의 상기 기판의 일부를 노출하는 게이트 절연 층을 형성하는 단계; 및상기 노출된 상기 기판의 일부와, 상기 게이트 절연 막 상에 제 1 및 제 2 게이트 전극들을 형성하는 단계를 포함하되,상기 제 2 게이트 전극의 하면은 상기 제 1 게이트 전극의 하면과 다른 높이로 형성되는 반도체 소자의 제조방법
|
| 15 |
15
제 14 항에 있어서,상기 제 1 및 제 2 게이트 전극들은 리프트 오프 공정으로 동시에 형성되는 반도체 소자의 제조 방법
|
| 16 |
16
제 14 항에 있어서,상기 게이트 절연 층을 형성하는 단계는:상기 소스 전극, 상기 드레인 전극, 및 상기 기판 상에 상기 게이트 절연 층을 증착하는 단계;상기 게이트 절연 층 상에 포토레지스트 층을 형성하는 단계; 및상기 포토레지스트 층의 일부와 상기 게이트 절연 층의 일부를 제거하여 상기 기판의 일부를 노출하는 단계를 포함하되,상기 포토레지스트 층의 일부와 상기 게이트 절연 층의 일부를 제거하는 단계는 전자빔 노광 방법을 포함하는 반도체 소자의 제조 방법
|
