맞춤기술찾기

이전대상기술

반도체 기판의 텍스쳐링 방법, 이 방법에 의해 제조된 반도체 기판 및 이를 포함하는 디바이스

  • 기술번호 : KST2019011049
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 텍스처링된 반도체 기판에 있어서, 상기 반도체 기판이 텍스쳐링된 포물선형 구조체와 상기 포물선형 구조체의 표면과 상기 반도체 기판의 표면을 포함하는 전체 표면에는 일정 간격의 나노홀 구조를 구비하되, 상기 포물선형 구조체의 표면에는 복수의 나노홀 구조가 형성된 것을 특징으로 하는 텍스처링된 반도체 기판을 제공한다.
Int. CL H01L 31/0236 (2006.01.01) H01L 21/02 (2006.01.01) H01L 29/06 (2006.01.01) H01L 21/3213 (2006.01.01) H01L 21/67 (2006.01.01) H01L 31/18 (2006.01.01) H01L 31/0392 (2006.01.01)
CPC H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01) H01L 31/02366(2013.01)
출원번호/일자 1020160074557 (2016.06.15)
출원인 한국과학기술연구원, 울산과학기술원
등록번호/일자 10-1773951-0000 (2017.08.28)
공개번호/일자
공고번호/일자 (20170912) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2016.06.15)
심사청구항수 7

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구
2 울산과학기술원 대한민국 울산광역시 울주군

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김인호 대한민국 서울특별시 성북구
2 김원목 대한민국 서울특별시 성북구
3 이택성 대한민국 서울특별시 성북구
4 이경석 대한민국 서울특별시 성북구
5 이욱성 대한민국 서울특별시 성북구
6 정두석 대한민국 서울특별시 성북구
7 이도권 대한민국 서울특별시 성북구
8 천시은 대한민국 서울특별시 성북구
9 최경진 대한민국 울산광역시 울주군
10 김주영 대한민국 울산광역시 울주군

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 티앤아이 대한민국 서울특별시 송파구 법원로 ***, A동 ****호(문정동, 엠스테이트)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구
2 울산과학기술원 대한민국 울산광역시 울주군
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2016.06.15 수리 (Accepted) 1-1-2016-0575529-15
2 보정요구서
Request for Amendment
2016.06.16 발송처리완료 (Completion of Transmission) 1-5-2016-0091928-04
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2016.06.20 수리 (Accepted) 1-1-2016-0590520-13
4 선행기술조사의뢰서
Request for Prior Art Search
2016.11.10 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2017.01.10 수리 (Accepted) 9-1-2017-0001145-23
6 의견제출통지서
Notification of reason for refusal
2017.05.30 발송처리완료 (Completion of Transmission) 9-5-2017-0377174-03
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2017.06.27 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2017-0616551-51
8 등록결정서
Decision to grant
2017.08.21 발송처리완료 (Completion of Transmission) 9-5-2017-0578679-51
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.07.03 수리 (Accepted) 4-1-2020-5148444-43
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.20 수리 (Accepted) 4-1-2020-5186266-03
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
반도체 기판을 텍스쳐링하는 방법에 있어서,상기 반도체 기판 상에 다수의 입자를 정렬시키는 단계;상기 다수의 입자를 마스크로 상기 반도체 기판을 식각하여 포물선형 구조체를 형성하는 단계; 상기 포물선형 구조체의 표면과 상기 반도체 기판의 표면을 포함하는 전체 표면에 제1 금속막을 형성하는 단계;제1 금속막을 열처리 하여 금속입자들을 형성하는 단계;상기 금속입자들을 포함하는 전체 표면 상에 제2 금속막을 형성하는 단계;리프트오프 공정을 통해 금속입자의 상부에 있는 제2 금속막을 제거하는 단계; 및상기 제2 금속막을 마스크로 식각공정을 수행하여 복수의 나노홀 구조를 형성하는 반도체 기판을 텍스쳐링하는 방법
7 7
제6 항에 있어서,상기 반도체 기판 상에 다수의 입자를 정렬시키는 단계는,용매에 입자를 분산시켜서 코팅을 수행하되, 상기 용매는 양쪽성을 갖는 에틸렌 글리콜 (Ethylene glycol; EG)과 양쪽성 유기용매인 Dimethylformamide(DMF)와 Dimethyl sulfoxide (DMSO) 중 적어도 한 종류를 혼합하여 사용하는 반도체 기판을 텍스쳐링하는 방법
8 8
제7 항에 있어서,상기 양쪽성 유기용매 80 중량% 내지 95 중량%를 혼합하는 반도체 기판을 텍스쳐링하는 방법
9 9
제6 항에 있어서,상기 포물선형 구조체 표면과 나노홀들과 상기 반도체 기판 표면 상부에 반사방지층을 형성하는 단계를 더 포함하는 반도체 기판을 텍스쳐링하는 방법
10 10
제6 항에 있어서,상기 포물선형 구조체의 주기는 0
11 11
제6 항에 있어서,상기 나노홀 구조의 깊이는 50nm 내지 300nm, 폭 50nm 내지 500nm를 가지는 반도체 기판을 텍스쳐링하는 방법
12 12
제11 항에 있어서, 상기 나노홀 구조의 깊이는 100nm 내지 200nm, 폭 100nm 내지 300 nm를 가지는 반도체 기판을 텍스쳐링하는 방법
13 13
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 한국과학기술연구원 신재생에너지핵심기술개발 이온주입법을 이용한 고효율 결정형 실리콘 태양전지용 두께 50 미크론이하 초박형 웨이퍼 제조기술 개발