| 1 |
1
삭제
|
| 2 |
2
반도체 물질에 불순물을 주입하여 형성된 하부전극;상기 하부전극 상에 형성된 터널링 절연막;상기 터널링 절연막 상에 형성된 저항 변화층; 및상기 저항 변화층 상에 형성된 상부전극을 포함하여 구성되되,상기 저항 변화층은 실리콘 산화막(SiO2)보다 유전율이 높은 고유전율(high-k) 물질로 형성되고,상기 터널링 절연막은 실리콘 산화막 또는 실리콘 산화막보다 유전율이 낮은 저유전율(low-k) 물질로 상기 저항 변화층보다 얇은 두께로 형성된 것을 특징으로 하는 저항성 메모리 소자
|
| 3 |
3
제 2 항에 있어서,상기 반도체 물질은 실리콘이고,상기 저항 변화층은 트랩을 갖는 물질로 형성된 것을 특징으로 하는 저항성 메모리 소자
|
| 4 |
4
제 3 항에 있어서,상기 하부전극은 p형 불순물을 주입하여 형성된 것이고,상기 터널링 절연막은 SiO2, carbon-doped silicon dioxide, porous silicon dioxide 및 HSQ 중 어느 하나로 형성된 것이고,상기 저항 변화층은 질화물(nitride), Pr1-XCaXMnO3(0≤x≤1), SrTiO3, 비정질 실리콘 및 탄소 중 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 저항성 메모리 소자
|
| 5 |
5
제 4 항에 있어서,상기 질화물은 Si3N4이고,상기 터널링 절연막은 2~3 nm의 두께로 형성된 것을 특징으로 하는 저항성 메모리 소자
|
| 6 |
6
반도체 기판;상기 반도체 기판에 분리절연막을 사이에 두고 제 1 방향으로 형성된 복수 개의 워드라인들;상기 복수 개의 워드라인들 상에 형성된 터널링 절연막;상기 터널링 절연막 상에 형성된 저항 변화층; 및상기 저항 변화층 상에 상기 워드라인들과 교차하며 제 2 방향으로 형성된 복수 개의 비트라인들을 포함하여 구성되되,상기 저항 변화층은 실리콘 산화막(SiO2)보다 유전율이 높은 고유전율(high-k) 물질로 형성되고,상기 터널링 절연막은 실리콘 산화막 또는 실리콘 산화막보다 유전율이 낮은 저유전율(low-k) 물질로 상기 저항 변화층보다 얇은 두께로 형성된 것을 특징으로 하는 메모리 어레이
|
| 7 |
7
제 6 항에 있어서,상기 워드라인들과 상기 비트라인들이 교차되는 곳에 상기 저항 변화층과 상기 비트라인들 사이에 금속 컨택 플러그가 더 형성된 것을 특징으로 하는 메모리 어레이
|
| 8 |
8
삭제
|
| 9 |
9
제 6 항 또는 제 7 항에 있어서,상기 워드라인들은 p형 불순물을 주입하여 형성된 것이고,상기 터널링 절연막은 SiO2, carbon-doped silicon dioxide, porous silicon dioxide 및 HSQ 중 어느 하나로 형성된 것이고,상기 저항 변화층은 질화물(nitride), Pr1-XCaXMnO3(0≤x≤1), SrTiO3, 비정질 실리콘 및 탄소 중 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 메모리 어레이
|
| 10 |
10
제 9 항에 있어서,상기 질화물은 Si3N4이고,상기 터널링 절연막은 2~3 nm의 두께로 형성된 것을 특징으로 하는 메모리 어레이
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
반도체 기판에 이온 주입 및 분리절연막을 형성하여 복수 개의 워드라인들을 형성하는 제 1 단계;상기 워드라인들 상에 증착 또는 산화공정으로 터널링 절연막을 형성하는 제 2 단계;상기 터널링 절연막 상에 화학 기상 증착(CVD)으로 저항 변화층을 형성하는 제 3 단계; 및상기 저항 변화층 상에 상기 워드라인들과 교차하며 복수 개의 비트라인들을 형성하는 제 4 단계를 포함하되,상기 반도체 기판은 실리콘 기판이고,상기 제 1 단계는 상기 이온 주입 및 분리절연막을 형성하기 이전에 실리콘 산화막으로 버퍼층을 형성하고, 상기 이온 주입 및 분리절연막을 형성한 이후 상기 버퍼층을 제거하는 단계를 더 포함하고,상기 분리절연막의 형성은 상기 이온 주입을 한 이후 상기 버퍼층을 일부 제거하여 상기 분리절연막이 형성될 부위에 상기 실리콘 기판이 드러나게 한 다음, 고온 산화 및 어닐링 공정으로 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
| 14 |
14
반도체 기판에 이온 주입 및 분리절연막을 형성하여 복수 개의 워드라인들을 형성하는 제 1 단계;상기 워드라인들 상에 증착 또는 산화공정으로 터널링 절연막을 형성하는 제 2 단계;상기 터널링 절연막 상에 화학 기상 증착(CVD)으로 저항 변화층을 형성하는 제 3 단계; 및상기 저항 변화층 상에 상기 워드라인들과 교차하며 복수 개의 비트라인들을 형성하는 제 4 단계를 포함하되,상기 반도체 기판은 실리콘 기판이고,상기 제 1 단계는 상기 이온 주입 및 분리절연막을 형성하기 이전에 실리콘 산화막으로 버퍼층을 형성하고, 상기 이온 주입 및 분리절연막을 형성한 이후 상기 버퍼층을 제거하는 단계를 더 포함하고,상기 제 2 단계의 터널링 절연막 형성은 저온 산화공정으로 실리콘 산화막으로 형성하고,상기 제 3 단계의 저항 변화층 형성은 상기 터널링 절연막 형성 공정에 이어 저압 화학 기상 증착(LPCVD)으로 실리콘질화막(Si3N4)을 연속적으로 형성하는 것을 특징으로 하는 메모리 어레이의 제조방법
|
