1 |
1
제1 도펀트 원자 및 제2 도펀트 원자를 포함한 제1 기판 상에, 희생층을 형성하는 단계; 및상기 희생층 상에 저마늄(Ge) 층을 형성하는 단계를 포함하고, 상기 저마늄(Ge) 층은 형성 단계에서의 성장 온도에 의해 상기 제1 기판으로부터 확산된 상기 제1 도펀트 원자를 포함하는 반도체 소자의 제조 방법
|
2 |
2
제1항에 있어서, 상기 제1 기판을 어닐링하는 단계를 더 포함하며,상기 제1 기판을 어닐링하는 단계는 상기 저마늄(Ge) 층에 포함된 상기 제1 도펀트 원자 중 적어도 일부를 상기 저마늄(Ge) 층 외부로 탈출시키는 것을 특징으로 하는 반도체 소자의 제조 방법
|
3 |
3
제2항에 있어서,상기 제1 기판을 어닐링하는 단계는 추가적으로 상기 제2 도펀트 원자를 상기 제1 기판으로부터 상기 저마늄(Ge) 층으로 확산시키는 것을 특징으로 하는 반도체 소자의 제조 방법
|
4 |
4
제1항에 있어서,상기 희생층은 갈륨 아세나이드(GaAs), 알루미늄 아세나이드(AlAs) 및 알루미늄 갈륨 아세나이드(AlGaAs)로 이루어지는 그룹으로부터 선택된 어느 하나 또는 이들의 2 이상의 조합을 포함하는 반도체 소자의 제조 방법
|
5 |
5
제4항에 있어서,상기 희생층은, 상기 희생층에 포함된 제1 도펀트 원자와 다른 원자 간의 결합 에너지가 상기 제1 기판에 포함된 제1 도펀트 원자와 제2 도펀트 원자 간의 결합 에너지 보다 큰 것을 특징으로 하는 반도체 소자의 제조 방법
|
6 |
6
제1항에 있어서,상기 제1 기판은 갈륨아세나이드(GaAs)로 이루어지고, 상기 희생층은 에피택시 성장 방식으로 상기 제1 기판 상에 형성되는 반도체 소자의 제조 방법
|
7 |
7
제6항에 있어서,상기 제1 기판의 표면 방향은 (100), (110) 및 (111) 중 어느 하나인 저마늄 구조체의 제조 방법
|
8 |
8
제2항에 있어서,상기 제1 기판을 어닐링하기 이전에 제1 캡핑층을 상기 저마늄(Ge) 층 상에 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
9 |
9
제8항에 있어서,상기 제1 기판을 어닐링한 이후 상기 제1 캡핑층을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
10 |
10
제8항에 있어서,상기 제1 캡핑층을 형성하기 이전에 상기 저마늄(Ge) 층 상에 상기 제1 도펀트 원자로 이루어진 제2 캡핑층을 형성하는 단계 - 상기 제2 캡핑층은 비정질 구조; 및상기 제1 캡핑층을 형성한 이후 상기 제2 캡핑층을 어닐링하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
11 |
11
제10항에 있어서,상기 제1 캡핑층을 제거한 이후 상기 제2 캡핑층을 제거하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
12 |
12
제8항에 있어서,상기 제1 캡핑층을 상기 저마늄(Ge) 층 상에 형성하는 단계는,상기 제1 캡핑층을 상기 저마늄(Ge) 층의 일부 표면 상에 형성하는 단계를 포함하는 반도체 소자의 제조 방법
|
13 |
13
제1항 내지 제12항 중 어느 하나의 항에 있어서,제2 기판 상에 절연층을 형성하는 단계;상기 저마늄(Ge) 층을 상기 절연층 상에 접합하는 단계; 및상기 저마늄(Ge) 층이 상기 절연층에 접합된 상태에서, 상기 희생층을 식각하여 상기 희생층 및 상기 제1 기판을 분리하는 단계를 포함하는 반도체 소자의 제조 방법
|
14 |
14
기판 상에 위치하는 희생층; 및상기 희생층 상에 위치하는 저마늄(Ge) 층을 포함하며,상기 저마늄(Ge) 층은 상기 저마늄(Ge) 층의 형성 과정에서의 성장 온도에 의해 상기 기판으로부터 확산된 제1 도펀트 원자를 포함하는 반도체 소자
|
15 |
15
제14항에 있어서,상기 저마늄(Ge) 층은 상기 저마늄(Ge) 층의 형성 이후 가해진 어닐링에 의해 상기 기판으로부터 확산된 제2 도펀트 원자를 더 포함하고, 상기 제2 도펀트 원자의 농도가 상기 제1 도펀트 원자의 농도 보다 더 높은 반도체 소자
|
16 |
16
제15항에 있어서,상기 저마늄(Ge) 층의 일 부분 상에 위치하는 제1 캡핑층을 더 포함하며,상기 저마늄(Ge) 층의 일 부분에서는 상기 제1 도펀트 원자의 농도가 상기 제2 도펀트 원자의 농도 보다 더 크고 상기 저마늄(Ge) 층의 다른 부분에서 상기 제2 도펀트 원자의 농도가 상기 제1 도펀트 원자의 농도 보다 더 높은 반도체 소자
|
17 |
17
제16항에 있어서,상기 저마늄(Ge) 층과 상기 제1 캡핑층 사이에 위치하는 제2 캡핑층을 더 포함하며, 상기 제2 캡핑층은 비정질 구조로서 상기 제1 도펀트 원자로 이루어진 반도체 소자
|
18 |
18
제14항 내지 제17항 중 어느 하나의 항에 있어서,상기 기판은 갈륨아세나이드(GaAs)로 이루어진 반도체 소자
|
19 |
19
기판 상에 위치하는 절연층; 및상기 절연층 상에 위치하는 저마늄(Ge) 층을 포함하며, 상기 저마늄(Ge) 층은 상기 저마늄(Ge) 층의 형성 과정에서의 성장 온도에 의해 확산된 제1 도펀트 원자를 포함하는 반도체 소자
|
20 |
20
제19항에 있어서,상기 저마늄(Ge) 층은 상기 저마늄(Ge) 층의 형성 이후 가해진 어닐링에 의해 제2 도펀트 원자의 농도가 상기 제1 도펀트 원자의 농도 보다 더 높은 반도체 소자
|
21 |
21
제19항에 있어서,상기 저마늄(Ge) 층의 일 부분에서는 상기 제1 도펀트 원자의 농도가 제2 도펀트 원자의 농도 보다 더 높고 상기 저마늄 층의 다른 일 부분에서는 상기 제2 도펀트 원자의 농도가 상기 제1 도펀트 원자의 농도 보다 더 높은 반도체 소자
|
22 |
22
제19항 내지 제21항 중 어느 하나의 항에 있어서,상기 기판은 실리콘(Si)으로 이루어진 반도체 소자
|