| 1 |
1
소정의 클럭을 가지는 MOSFET의 유사문턱전압(near threshold voltage)에 해당하는 입력전압을 출력하는 전원인가부;상기 전원인가부의 출력을 인가 받으며 적어도 하나의 로직게이트(logic gate)로 구현된 딜레이 라인이 복수개 병렬 배치되어 복수의 지연출력전압을 출력하는 지연부;상기 복수의 지연출력전압 중 2개를 선택하여 선별출력전압을 출력하는 먹스;상기 먹스의 2개의 선별출력전압을 비교하는 비교기; 및상기 비교기의 출력 결과에 기초하여 반도체칩의 고유한 지연 특성인 고유비트를 생성하고, 상기 생성된 고유비트와 미리 생성된 상기 반도체칩의 ID에 대응되는 고유비트를 비교하여 상기 반도체칩의 복제여부를 감별하는 복제감별부를 포함하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 복제감별부는메모리 및 레지스터 중 적어도 하나를 포함하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 4 |
4
제1항에 있어서,상기 복수개 병렬 배치된 딜레이 라인 중에서 전부 또는 일부의 상기 딜레이 라인별로 상이하게 상기 지연출력전압이 출력되는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 5 |
5
제1항에 있어서,상기 복수개 병렬 배치된 딜레이 라인이 적어도 하나의 상기 딜레이 라인을 포함하는 제1 딜레이 라인 그룹 및 제2 딜레이 라인 그룹으로 분류될 때,상기 먹스는상기 제1 딜레이 라인 그룹 및 상기 제2 딜레이 라인 그룹에서 각각 하나의 상기 딜레이 라인을 선택하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 6 |
6
제4항에 있어서,상기 제1 딜레이 라인 그룹 및 상기 제2 딜레이 라인 그룹이 각각 16개의 상기 딜레이 라인을 포함할 때,반도체칩의 고유한 지연 특성인 고유비트는상기 제1 딜레이 라인 그룹 및 상기 제2 딜레이 라인 그룹에서 각각 하나의 상기 딜레이 라인을 선택하는 256개 조합을 통해 생성되는 256 비트의 값인 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 7 |
7
제1항에 있어서,상기 로직게이트는상기 유사문턱전압이 인가되면 출력에 지연이 발생하는 상기 MOSFET을 이용하여 구현되는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 8 |
8
제1항에 있어서,상기 로직게이트는 상기 MOSFET을 이용하여 구현된 4개의 입력을 갖는 NAND게이트인 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 9 |
9
제1항에 있어서,상기 전원인가부는입력되는 클럭 신호의 전압을 상기 유사문턱전압에 해당하는 입력전압으로 변환하는 전압레벨변환부를 포함하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 10 |
10
제1항에 있어서,상기 비교기는D-플립플롭인 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별장치
|
| 11 |
11
소정의 클럭을 가지는 MOSFET의 유사문턱전압에 해당하는 입력전압을 출력하는 단계;상기 출력된 입력전압을 인가 받으며 적어도 하나의 로직게이트로 구현된 딜레이 라인이 복수개 병렬 배치된 지연부를 통해 복수의 지연출력전압을 출력하는 단계;상기 복수의 지연출력전압 중 2개를 선택하여 선별출력전압을 출력하는 단계;상기 2개의 선별출력전압을 비교하는 단계; 및상기 비교 결과에 기초하여 반도체칩의 고유한 지연 특성인 고유비트를 생성하고, 상기 생성된 고유비트와 미리 생성된 상기 반도체칩의 ID에 대응되는 고유비트를 비교하여 상기 반도체칩의 복제여부를 감별하는 단계를 포함하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별방법
|
| 12 |
12
삭제
|
| 13 |
13
제11항에 있어서,상기 복수개 병렬 배치된 딜레이 라인 중에서 전부 또는 일부의 상기 딜레이 라인별로 상이하게 상기 지연출력전압이 출력되는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별방법
|
| 14 |
14
제11항에 있어서,상기 복수개 병렬 배치된 딜레이 라인이 적어도 하나의 상기 딜레이 라인을 포함하는 제1 딜레이 라인 그룹 및 제2 딜레이 라인 그룹으로 분류될 때,상기 2개를 선택하여 출력하는 단계는상기 제1 딜레이 라인 그룹 및 상기 제2 딜레이 라인 그룹에서 각각 하나의 상기 딜레이 라인을 선택하는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별방법
|
| 15 |
15
제11항에 있어서,상기 로직게이트는상기 유사문턱전압이 인가되면 출력에 지연이 발생하는 상기 MOSFET을 이용하여 구현되는 것을 특징으로 하는 지연 시간 기반의 물리적인 반도체칩 복제감별방법
|
