| 1 |
1
기판;상기 기판의 일면에 하프늄 티타늄 옥사이드(HfTiOx)로 형성된 기저층, 및 상기 기저층 상에 엔-도데실포스포닉 엑시드(n-dodecylphosphonic acid, PA-C12)로 형성된 자기조립층을 포함하는 절연층;상기 절연층 상의 소정의 영역에, 제1 유기물이 증착되어 형성되는 제1 채널층;상기 절연층 상에, 상기 제1 채널층의 일측에 접촉하여 배치되도록, 제2 유기물이 증착되어 형성되는 제2 채널층; 및제1 전극, 제2 전극, 및 제3 전극을 포함하고, 상기 제1 채널층, 및 상기 제2 채널층 상에 배치되는 전극부;를 포함하고,상기 제1 채널층은, 상기 제1 유기물이 n형 유기 반도체 물질을 포함하여, n-채널 모스펫(MOSFET)의 채널을 형성하며,상기 제2 채널층은, 상기 제2 유기물이 p형 유기 반도체 물질을 포함하여, p-채널 모스펫(MOSFET)의 채널을 형성하고,상기 제1 채널층, 및 상기 제2 채널층은, 각각의 측면이 서로 접하여, 측방으로 배열되며,상기 제1 전극은 상기 제1 채널층 상에 배치되고, 상기 제2 전극은 상기 제1 채널층과 상기 제2 채널층의 경계를 가로지르도록 배치되며, 상기 제3 전극은 상기 제2 채널층 상에 배치되는 유기 시모스 인버터
|
| 2 |
2
청구항 1에 있어서,상기 기판은 n형 실리콘기판인 유기 시모스 인버터
|
| 3 |
3
청구항 1에 있어서,상기 기판은 플라스틱 기판이고,상기 기판의 타면에 배치되고, 전계를 형성하는 게이트전극;을 더 포함하는 유기 시모스 인버터
|
| 4 |
4
청구항 1에 있어서,상기 절연층의 두께는 200 ~ 300 Å인 유기 시모스 인버터
|
| 5 |
5
청구항 1에 있어서,상기 제1 유기물은 N,N'-디트리데실페린렌-3,4,9,10-테트라카복실릭다이이미드(N,N'-ditridecylperylene-3,4,9,10-tetracarboxylic diimide, PTCDI-C13)인 유기 시모스 인버터
|
| 6 |
6
청구항 1에 있어서,상기 제1 채널층의 두께는 450 ~ 550 Å인 유기 시모스 인버터
|
| 7 |
7
청구항 1에 있어서,상기 제2 유기물은 펜타센(Pentacene)인 유기 시모스 인버터
|
| 8 |
8
청구항 1에 있어서,상기 제2 채널층의 두께는 450 ~ 550 Å인 유기 시모스 인버터
|
| 9 |
9
청구항 1에 있어서,상기 전극부는 상기 제2 전극을 사이에 두고, 상기 제1 전극과 상기 제3 전극이 마주보도록 배치되고,상기 제2 전극의 일단에 빗살 형상으로 소정의 간격을 두고 돌출되는 다수의 제1 가지, 및 타단에 빗살 형상으로 소정의 간격을 두고 돌출되는 다수의 제2 가지가 형성되며,상기 제1 전극에 빗살 형상으로 소정의 간격을 두고, 상기 제2 전극의 일단을 향하여 돌출되되, 상기 제1 가지와 엇갈리게 배치되는 다수의 제3 가지가 형성되며,상기 제3 전극에 빗살 형상으로 소정의 간격을 두고, 상기 제2 전극의 타단을 향하여 돌출되되, 상기 제2 가지와 엇갈리게 배치되는 다수의 제4 가지가 형성되어,상기 제1 가지와 상기 제3 가지 사이에서 지그재그 형상으로 n-채널이 형성되고, 상기 제2 가지와 상기 제4 가지 사이에서 지그재그 형상으로 p-채널이 형성되는 유기 시모스 인버터
|
| 10 |
10
청구항 9에 있어서,상기 n-채널의 너비는 6600 ~ 7000 ㎛이고, 길이는 130 ~ 170 ㎛이며,상기 p-채널의 너비는 3200 ~ 3600 ㎛이고, 길이는 130 ~ 170 ㎛인 유기 시모스 인버터
|
| 11 |
11
A) 기판의 일면에, 하프늄 옥사이드(HfOx) 선구물질과 티타늄 옥사이드(TiOx) 선구물질을 혼합한 혼합물을 코팅하여 기저층을 형성하는 단계;B) 엔-도데실포스포닉 엑시드(n-dodecylphosphonic acid, PA-C12)을 에탄올에 녹여 형성한 코팅액에 상기 기저층을 침지하여, 상기 기저층 상에 자기조립층을 형성하는 단계;C) 상기 기저층 및 상기 자기조립층이 순차적으로 적층되어 형성된 절연층 상의 소정의 영역에, 클러스터 빔(cluster beam) 증착법으로, 제1 유기물을 증착하여 제1 채널층을 형성하는 단계; 및D) 상기 절연층 상에, 상기 제1 채널층과 접촉 배치되도록, 클러스터 빔(cluster beam) 증착법으로, 제2 유기물을 증착하여 제2 채널층을 형성하는 단계;를 포함하고,E) 상기 제1 채널층, 및 상기 제2 채널층 상에, 제1 전극, 제2 전극, 및 제3 전극을 포함하는 전극부를 형성하는 단계;를 더 포함하며, 상기 제1 채널층은, 상기 제1 유기물이 n형 유기 반도체 물질을 포함하여, n-채널 모스펫(MOSFET)의 채널을 형성하고,상기 제2 채널층은, 상기 제2 유기물이 p형 유기 반도체 물질을 포함하여, p-채널 모스펫(MOSFET)의 채널을 형성하며,상기 제1 채널층, 및 상기 제2 채널층은, 각각의 측면이 서로 접하여, 측방으로 배열되고,상기 제1 전극은 상기 제1 채널층 상에 배치되며, 상기 제2 전극은 상기 제1 채널층과 상기 제2 채널층의 경계를 가로지르도록 배치되고, 상기 제3 전극은 상기 제2 채널층 상에 배치되는 유기 시모스 인버터의 제조방법
|
| 12 |
12
청구항 11에 있어서,상기 제1 유기물이 증착되는 속도는 1
|
| 13 |
13
청구항 11에 있어서,상기 제2 유기물이 증착되는 속도는 0
|
