| 1 |
1
기판;상기 기판 상에 형성되는 제1 게이트 전극;상기 제1 게이트 전극 상에 형성되는 제1 게이트 절연막;상기 제1 게이트 절연막 일측에 형성되는 소스 전극 및 드레인 전극;상기 제1 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 상에 용액 공정으로 형성되는 산화물 반도체막;상기 산화물 반도체막 상에 형성되는 제2 게이트 절연막; 상기 제2 게이트 절연막 일측에 형성되고, 상기 소스 전극 및 상기 드레인 전극과 각각 전기적으로 연결되는 픽셀 전극; 및상기 제2 게이트 절연막 상에 형성되는 제2 게이트 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극과 상기 제2 게이트 전극 사이의 비오버랩 영역인 오프셋을 조절하고, 상기 제2 게이트 절연막을 형성하기 위한 용액의 용매 pH를 조절하여, 산화물 반도체 트랜지스터의 전기적 특성을 제어하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 오프셋은,상기 제2 게이트 전극의 일단과 상기 소스 전극 사이의 폭 및 상기 제2 게이트 전극의 타단과 상기 드레인 전극 사이의 폭 중 적어도 하나인 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 3 |
3
제1항에 있어서, 상기 제1 게이트 절연막이 용액 공정으로 형성되는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 제1 게이트 전극 및 상기 제2 게이트 전극은 전기적으로 연결되어 동일한 전압이 인가 되는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 5 |
5
제1항에 있어서,상기 제1 게이트 절연막은 알루미늄 산화물(Al2O3), 지르코늄 산화물(ZrOx), 지르코늄 알루미늄 산화물 (ZrAlOx) 및 하프늄 산화물(HfOx) 중 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 산화물 반도체막은 인듐 갈륨 징크 옥사이드(IGZO), 인듐 옥사이드(InO), 징크 옥사이드(ZnO), 인듐 갈륨 옥사이드(IGO), 인듐 알루미늄 옥사이드(IAO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 인듐 징크 틴 옥사이드(IZTO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 선택되는 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화 물반도체 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 제2 게이트 절연막은 이트륨 옥사이드(Y2O3), 지르코늄 옥사이드(ZrOx), 지르코늄 알루미늄 산화물 (ZrAlOx) 중 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 8 |
8
제7항에 있어서,상기 제2 게이트 절연막은,물(H2O) 기반의 용매를 사용하여 형성하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 9 |
9
제1항에 있어서,상기 산화물 반도체막은 4㎛ 이상의 채널 길이로 형성하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 10 |
10
제1항에 있어서,상기 산화물 반도체 트랜지스터는,상기 제2 게이트 전극 상에 보호막(passivation layer)을 더 포함하는 것을 특징으로 하는 산화물 반도체 트랜지스터
|
| 11 |
11
기판 상에 제1 게이트 전극을 형성하는 단계;상기 제1 게이트 전극 상에 제1 게이트 절연막을 형성하는 단계;상기 제1 게이트 절연막 일측에 소스 전극 및 드레인 전극을 형성하는 단계;상기 제1 게이트 절연막, 상기 소스 전극 및 상기 드레인 전극 상에 용액 공정으로 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 상에 제2 게이트 절연막을 형성하는 단계; 상기 제2 게이트 절연막 일측에 상기 소스 전극 및 상기 드레인 전극과 각각 전기적으로 연결되는 픽셀전극을 형성하는 단계; 및상기 제2 게이트 절연막 상에 제2 게이트 전극을 형성하는 단계를 포함하고, 상기 소스 전극 및 상기 드레인 전극과 상기 제2 게이트 전극 사이의 비오버랩 영역인 오프셋을 1μm 이상으로 조절하고, 상기 제2 게이트 절연막을 형성하기 위한 용액의 용매 pH를 조절하여, 산화물 반도체 트랜지스터의 전기적 특성을 제어하는 것을 특징으로 하는 산화물 반도체 트랜지스터 제조 방법
|
| 12 |
12
제11항에 있어서, 상기 오프셋은,상기 제2 게이트 전극의 일단과 상기 소스 전극 사이의 폭 및 상기 제2 게이트 전극의 타단과 상기 드레인 전극 사이의 폭 중 적어도 하나인 것을 특징으로 하는 산화물 반도체 트랜지스터 제조 방법
|
| 13 |
13
제11항에 있어서,상기 제1 게이트 절연막이 용액 공정으로 형성되는 것을 특징으로 하는 산화물 반도체 트랜지스터 제조 방법
|
