| 1 |
1
하나 또는 둘 이상의 레이어를 포함하는 신경망에서 어느 한 레이어의 웨이트 매트릭스를 포맷하는 방법으로서,웨이트 매트릭스의 행 별로 0이 아닌 원소의 개수를 기준으로 행 길이를 산출하는 단계;행 길이 순서로 행을 정렬한 결과를 포함하는 재배열 정보를 저장하는 단계;재배열 정보를 이용하여 웨이트 매트릭스에 대해서 행 변환 또는 행 변환 및 열 변환을 수행하는 단계;변환된 웨이트 매트릭스의 각 행을 다수의 단위 처리 회로에 할당하는 단계; 및다수의 단위 처리 회로 각각에서 처리할 웨이트 매트릭스의 값과 열 정보를 포함하는 그룹 데이터를 포함하는 포맷 데이터를 생성하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 2 |
2
청구항 1에 있어서, 상기 할당하는 단계는 할당된 행 길이의 합의 최대값이 최소가 되도록 하는 웨이트 매트릭스 포맷 방법
|
| 3 |
3
청구항 1에 있어서, 상기 행 변환은 상기 재배열 정보에 따라 상기 웨이트 매트릭스의 행 순서를 재배열하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 4 |
4
청구항 3에 있어서, 현재 레이어와 이전 레이어를 포함하는 경우 상기 열 변환은 이전 레이어에서의 재배열 정보에 따라 현재 레이어의 웨이트 매트릭스의 열의 순서를 재배열하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 5 |
5
청구항 3에 있어서, 상기 열 변환은 상기 재배열 정보에 따라 웨이트 매트릭스 중 일부의 열의 순서를 재배열하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 6 |
6
청구항 1에 있어서, 상기 포맷 데이터는 상기 값에 대응하는 행 정보를 더 포함하는 웨이트 매트릭스 포맷 방법
|
| 7 |
7
청구항 1에 있어서, 상기 행 정보는 상기 값에 대응하는 행 번호 또는 상기 재배열 정보를 참조하여 상기 행 번호를 유추할 수 있는 인코딩 정보를 포함하는 웨이트 매트릭스 포맷 방법
|
| 8 |
8
청구항 7에 있어서, 상기 인코딩 정보는 웨이트 매트릭스의 각 행의 행 길이를 포함하는 웨이트 매트릭스 포맷 방법
|
| 9 |
9
청구항 1에 있어서, 상기 신경망은 하나 또는 둘 이상의 레이어를 포함하는 LSTM 네트워크인 웨이트 매트릭스 포맷 방법
|
| 10 |
10
청구항 9에 있어서, 상기 웨이트 매트릭스는 입력 벡터와 곱셈되는 제 1 웨이트 매트릭스와 이전 출력 벡터와 곱셈되는 제 2 웨이트 매트릭스를 포함하고, 상기 제 1 웨이트 매트릭스와 상기 제 2 웨이트 매트릭스를 행 방향으로 수평하게 배치하는 단계를 더 포함하는 웨이트 매트릭스 포맷 방법
|
| 11 |
11
청구항 10에 있어서, 상기 행 변환은 상기 재배열 정보에 따라 상기 웨이트 매트릭스의 행 순서를 재배열하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 12 |
12
청구항 11에 있어서, 상기 열 변환은 상기 재배열 정보에 따라 웨이트 매트릭스 중 제 2 웨이트 매트릭스 부분의 열의 순서를 재배열하는 단계를 포함하는 웨이트 매트릭스 포맷 방법
|
| 13 |
13
청구항 12에 있어서, 현재 레이어와 이전 레이어를 포함하는 경우 상기 열 변환은 이전 레이어에서의 재배열 정보에 따라 현재 레이어의 제 1 웨이트 매트릭스의 열의 순서를 재배열하는 단계를 더 포함하는 웨이트 매트릭스 포맷 방법
|
| 14 |
14
다수의 단위 처리 회로를 구비한 처리 회로 어레이;상기 처리 회로 어레이의 출력 벡터를 저장하는 출력 레지스터;상기 처리 회로 어레이에 입력 벡터를 제공하는 입력 레지스터; 및상기 다수의 단위 처리 회로에서 처리할 행들의 행 길이의 합이 균등하게 할당되도록 웨이트 매트릭스를 포맷한 포맷 데이터를 상기 처리 회로 어레이에 제공하는 제어 회로;를 포함하되,상기 포맷 데이터는 상기 다수의 처리 회로 각각에 제공할 값과 상기 값에 대응하는 열 번호를 포함하고 상기 값에 대응하는 행 번호를 도출할 수 있는 행 정보를 포함하는 가속기
|
| 15 |
15
청구항 14에 있어서, 상기 행 정보로부터 상기 값에 대응하는 행 번호를 도출할 수 있는 디코더를 더 포함하는 가속기
|
| 16 |
16
청구항 14에 있어서, 상기 처리 회로 어레이의 연산 결과를 임시 저장하고 임시 저장된 정보를 상기 처리 회로 어레이에 제공하는 상태 레지스터를 더 포함하는 가속기
|
| 17 |
17
청구항 14에 있어서, 상기 제어 회로는 상기 포맷 데이터는 다수의 그룹 데이터를 포함하고 상기 다수의 그룹 데이터 각각은 상기 다수의 단위 처리 회로에 제공할 값과 값에 대응하는 열 번호를 포함하는 가속기
|
| 18 |
18
청구항 17에 있어서, 상기 제어 회로는 상기 다수의 그룹 데이터를 순차적으로 상기 처리 회로 어레이에 제공하는 가속기
|
| 19 |
19
다수의 단위 처리 회로를 포함하는 가속기; 및웨이트 매트릭스를 상기 다수의 단위 처리 회로에서 처리할 행들의 행 길이의 합이 균등하게 할당되도록 포맷한 포맷 데이터와 입력 신호로부터 생성된 입력 벡터를 상기 가속기에 제공하여 추론 동작을 제어하는 신경망 응용 회로를 포함하는 시스템
|
| 20 |
20
청구항 19에 있어서, 상기 가속기는상기 다수의 단위 처리 회로를 포함하는 처리 회로 어레이;상기 처리 회로 어레이의 출력 벡터를 저장하는 출력 레지스터;상기 처리 회로 어레이에 입력 벡터를 제공하는 입력 레지스터; 및상기 포맷 데이터를 상기 처리 회로 어레이에 제공하는 제어 회로;를 포함하되,상기 포맷 데이터는 상기 다수의 처리 회로 각각에 제공할 값과 상기 값에 대응하는 열 번호를 포함하고 상기 값에 대응하는 행 번호를 도출할 수 있는 행 정보를 포함하는 시스템
|
| 21 |
21
청구항 19에 있어서,신경망을 트레이닝하고 도출된 웨이트 매트릭스를 프루닝하여 출력하는 신경망 생성 회로; 및상기 포맷 데이터를 생성하는 신경망 포맷 회로;를 더 포함하는 시스템
|
| 22 |
22
청구항 21에 있어서, 상기 신경망 포맷 회로는 상기 다수의 단위 처리 회로의 개수를 수신한 후 상기 포맷 데이터를 생성하는 시스템
|
