1 |
1
입력 스파이크 신호와 가중치에 기초하여 연산 신호를 생성하도록 구성되는 시냅스; 및상기 연산 신호에 기초하여 생성되는 멤브레인 신호의 전압과 임계 신호의 전압을 비교하도록 구성되는 비교기를 이용하여 출력 스파이크 신호를 생성하도록 구성되는 뉴런을 포함하되,상기 비교기는 상기 멤브레인 신호에 따라 상기 비교기의 바이어스 전류를 조건적으로 공급하도록 구성되는 바이어스 회로를 포함하는 스파이크 뉴럴 네트워크 회로
|
2 |
2
제 1 항에 있어서,상기 바이어스 회로는:상기 멤브레인 신호에 따라 턴 온 또는 턴 오프되도록 구성되는 제 1 트랜지스터; 및바이어스 신호에 기초하여 상기 바이어스 전류를 생성하도록 구성되고 그리고 상기 제 1 트랜지스터에 연결되는 제 2 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
3 |
3
제 2 항에 있어서,상기 제 1 트랜지스터가 턴 온되면, 상기 제 1 트랜지스터를 통해 상기 제 2 트랜지스터의 상기 바이어스 전류가 공급되고, 그리고상기 제 1 트랜지스터가 턴 오프되면, 상기 제 2 트랜지스터의 상기 바이어스 전류가 공급되지 않는 스파이크 뉴럴 네트워크 회로
|
4 |
4
제 2 항에 있어서,상기 바이어스 회로는 상기 제 2 트랜지스터와 전원 전압 사이에 연결되는 제 3 트랜지스터를 더 포함하는 스파이크 뉴럴 네트워크 회로
|
5 |
5
제 2 항에 있어서,상기 비교기는:상기 제 2 트랜지스터의 제 1 단과 연결되고 상기 멤브레인 신호를 수신하도록 구성되는 제 3 트랜지스터; 및상기 제 2 트랜지스터의 상기 제 1 단과 연결되고 상기 임계 신호를 수신하도록 구성되는 제 4 트랜지스터를 더 포함하는 스파이크 뉴럴 네트워크 회로
|
6 |
6
제 1 항에 있어서,상기 뉴런은 상기 출력 스파이크 신호가 활성화되면 턴 온됨으로써 상기 멤브레인 신호가 생성되는 노드와 상기 비교기의 전원 전압을 전기적으로 연결하도록 구성되는 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
7 |
7
제 1 항에 있어서,상기 뉴런은 상기 멤브레인 신호가 비활성화되는 구간을 조정하도록 구성되는 휴지기 조정 회로를 포함하는 스파이크 뉴럴 네트워크 회로
|
8 |
8
제 7 항에 있어서,상기 휴지기 조정 회로는:상기 출력 스파이크 신호에 따라 턴 온 또는 턴 오프되고 그리고 휴지기 조정 신호를 생성하도록 구성되는 제 1 트랜지스터;상기 제 1 트랜지스터의 제 1 단과 연결되고 상기 제 1 트랜지스터와 상기 비교기의 전원 전압 사이에 연결되는 제 2 트랜지스터; 및상기 제 1 트랜지스터의 제 2 단과 연결되고 그리고 상기 휴지기 조정 신호에 따라 상기 멤브레인 신호가 생성되는 노드와 상기 비교기의 전원 전압을 전기적으로 연결하도록 구성되는 제 3 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
9 |
9
제 1 항에 있어서,상기 시냅스는:상기 가중치를 수신하도록 구성되는 제 1 트랜지스터; 및상기 제 1 트랜지스터와 연결되고 상기 입력 스파이크 신호를 수신하도록 구성되는 제 2 트랜지스터를 포함하되,상기 제 1 및 제 2 트랜지스터들을 통해 상기 연산 신호가 출력되는 스파이크 뉴럴 네트워크 회로
|
10 |
10
제 1 항에 있어서,상기 연산 신호가 누적되고 상기 멤브레인 신호가 생성되는 멤브레인 커패시터를 더 포함하는 스파이크 뉴럴 네트워크 회로
|
11 |
11
입력 스파이크 신호와 가중치에 기초하여 연산 신호를 생성하도록 구성되는 시냅스; 및상기 연산 신호에 기초하여 생성되는 멤브레인 신호의 전류와 바이어스 신호에 기초하여 생성되는 바이어스 전류를 비교하도록 구성되는 비교기를 이용하여 출력 스파이크 신호를 생성하도록 구성되는 뉴런을 포함하되,상기 비교기는 상기 멤브레인 신호에 따라 상기 바이어스 전류를 조건적으로 공급하는 바이어스 회로를 포함하는 스파이크 뉴럴 네트워크 회로
|
12 |
12
제 11 항에 있어서,상기 멤브레인 신호의 상기 전류와 상기 바이어스 전류의 비교 결과에 따라, 상기 출력 스파이크 신호가 활성화되는 스파이크 뉴럴 네트워크 회로
|
13 |
13
제 11 항에 있어서,상기 바이어스 회로는:상기 멤브레인 신호에 따라 턴 온 또는 턴 오프되도록 구성되는 제 1 트랜지스터; 및상기 바이어스 전류를 생성하도록 구성되고 그리고 상기 제 1 트랜지스터에 연결되는 제 2 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
14 |
14
제 13 항에 있어서,상기 제 1 트랜지스터가 턴 온되면, 상기 제 1 트랜지스터를 통해 상기 제 2 트랜지스터의 상기 바이어스 전류가 공급되고, 그리고상기 제 1 트랜지스터가 턴 오프되면, 상기 제 2 트랜지스터의 상기 바이어스 전류가 공급되지 않는 스파이크 뉴럴 네트워크 회로
|
15 |
15
제 13 항에 있어서,상기 바이어스 회로는 상기 멤브레인 신호에 따라 턴 온 또는 턴 오프되도록 구성되고 그리고 상기 비교기의 제 1 전원 전압과 연결되는 제 3 트랜지스터를 더 포함하고,상기 제 1 트랜지스터는 상기 비교기의 제 2 전원 전압과 연결되고,상기 멤브레인 신호의 상기 전류는 상기 제 3 트랜지스터에 의해 생성되고,상기 바이어스 전류는 상기 제 1 및 제 2 트랜지스터들에 의해 생성되는 스파이크 뉴럴 네트워크 회로
|
16 |
16
제 11 항에 있어서,상기 뉴런은 상기 출력 스파이크 신호가 활성화되면 턴 온됨으로써 상기 멤브레인 신호가 생성되는 노드와 상기 비교기의 전원 전압을 전기적으로 연결하도록 구성되는 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
17 |
17
제 11 항에 있어서,상기 뉴런은 상기 멤브레인 신호가 비활성화되는 구간을 조정하도록 구성되는 휴지기 조정 회로를 포함하는 스파이크 뉴럴 네트워크 회로
|
18 |
18
제 17 항에 있어서,상기 출력 스파이크 신호에 따라 턴 온 또는 턴 오프되고 그리고 휴지기 조정 신호를 생성하도록 구성되는 제 1 트랜지스터;상기 제 1 트랜지스터의 제 1 단과 연결되고 상기 제 1 트랜지스터와 상기 비교기의 전원 전압 사이에 연결되는 제 2 트랜지스터; 및상기 제 1 트랜지스터의 제 2 단과 연결되고 그리고 상기 휴지기 조정 신호에 따라 상기 멤브레인 신호가 생성되는 노드와 상기 비교기의 전원 전압을 전기적으로 연결하도록 구성되는 제 3 트랜지스터를 포함하는 스파이크 뉴럴 네트워크 회로
|
19 |
19
제 11 항에 있어서,상기 시냅스는:상기 가중치를 수신하도록 구성되는 제 1 트랜지스터; 및상기 제 1 트랜지스터와 연결되고 상기 입력 스파이크 신호를 수신하도록 구성되는 제 2 트랜지스터를 포함하되,상기 제 1 및 제 2 트랜지스터들을 통해 상기 연산 신호가 출력되는 스파이크 뉴럴 네트워크 회로
|
20 |
20
제 11 항에 있어서,상기 연산 신호가 누적되고 상기 멤브레인 신호가 생성되는 멤브레인 커패시터를 더 포함하는 스파이크 뉴럴 네트워크 회로
|