| 1 |
1
복수의 핀을 포함하는 프로세서에서, 임베디드 장비의 구현 시 사용되는 활성화 핀과 상기 임베디드 장비의 구현 시 사용되지 않는 비활성화 핀을 구별하여 정의하는 핀 설정 레지스터; 및 상기 활성화 핀 및 상기 비활성화 핀의 정의가 상기 프로세서의 런타임 동안 유지되도록 제어하는 핀 설정 락 레지스터를 포함하는 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 2 |
2
청구항 1에 있어서,상기 핀 설정 레지스터는,상기 활성화 핀 및 상기 비활성화 핀의 개수에 대응되는 비트(bit)로 구성되는 바이너리 값으로 상기 활성화 핀 및 상기 비활성화 핀을 구별하여 정의하는 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 3 |
3
청구항 1에 있어서, 상기 핀 설정 락 레지스터는, 1비트(bit)로 상기 활성화 핀 및 상기 비활성화 핀의 정의를 유지할 것인지 아닌지를 표현하고, 하드웨어적으로 리셋되기 전까지는 값의 변경이 불가능한 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 4 |
4
청구항 1에 있어서, 상기 핀 설정 락 레지스터는 사용자의 최초 설정이 있는 경우 동작하며, 상기 사용자의 최초 설정이 있은 후에는 하드웨어 리셋 전까지 상기 활성화 핀과 상기 비활성화 핀의 정의의 변경이 불가능한 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 5 |
5
청구항 1에 있어서, 상기 핀 설정 레지스터 및 상기 핀 설정 락 레지스터는 상기 프로세서의 레지스터 인터페이스에 포함되는 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 6 |
6
청구항 1에 있어서,상기 프로세서는 복수의 입출력 포트를 포함하고, 상기 복수의 입출력 포트 각각은 복수의 핀을 포함하며, 상기 핀설정 레지스터는 상기 복수의 입출력 포트 각각에 포함된 복수의 핀에 대하여 상기 활성화 핀과 상기 비활성화 핀을 구별하여 정의하는 것을 특징으로 하는 프로세서 핀 제어 장치
|
| 7 |
7
복수의 핀을 포함하는 프로세서에서, 임베디드 장비의 구현 시 사용되는 활성화 핀과 상기 임베디드 장비의 구현 시 사용되지 않는 비활성화 핀을 구별하여 정의하는 단계; 및상기 활성화 핀 및 상기 비활성화 핀의 정의가 상기 프로세서의 런타임 동안 유지되도록 제어하는 단계를 포함하는 것을 특징으로 하는 프로세서 핀 제어 방법
|
| 8 |
8
청구항 7에 있어서, 상기 정의하는 단계에서, 상기 활성화 핀 및 상기 비활성화 핀의 개수에 대응되는 비트(bit)로 구성되는 바이너리 값으로 상기 활성화 핀 및 상기 비활성화 핀을 구별하여 정의하는 것을 특징으로 하는 프로세서 핀 제어 방법
|
| 9 |
9
청구항 7에 있어서, 상기 제어하는 단계에서, 1비트(bit)로 상기 활성화 핀 및 상기 비활성화 핀의 정의를 유지할 것인지 아닌지를 표현하고, 하드웨어적으로 리셋되기 전까지는 값의 변경이 불가능한 것을 특징으로 하는 프로세서 핀 제어 방법
|
| 10 |
10
청구항 7에 있어서, 상기 제어하는 단계에서, 사용자의 최초 설정이 있는 경우 동작하며, 상기 사용자의 최초 설정이 있은 후에는 하드웨어 리셋 전까지 상기 활성화 핀과 상기 비활성화 핀의 정의의 변경이 불가능한 것을 특징으로 하는 프로세서 핀 제어 방법
|
| 11 |
11
청구항 7에 있어서, 상기 정의하는 단계 및 상기 제어하는 단계는, 상기 프로세서의 레지스터 인터페이스에서 동작하는 것을 특징으로 하는 프로세서 핀 제어 방법
|
| 12 |
12
청구항 7에 있어서, 상기 프로세서는 복수의 입출력 포트를 포함하고, 상기 복수의 입출력 포트 각각은 복수의 핀을 포함하며, 상기 정의하는 단계에서, 상기 복수의 입출력 포트 각각에 포함된 복수의 핀에 대하여 상기 활성화 핀과 상기 비활성화 핀을 구별하여 정의하는 것을 특징으로 하는 프로세서 핀 제어 방법
|
