맞춤기술찾기

이전대상기술

제일 원리에 기초한 MOS 소자의 얇은 게이트 산화막의 터널링 특성 분석 방법

  • 기술번호 : KST2020006673
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 채널층, 상기 반도체 채널층 상에 위치한 게이트 산화막, 상기 게이트 산화막 상에 위치하는 게이트 전극을 포함하는 MOS 소자의 게이트 산화막 터널링 특성 분석 방법이 제공된다. MOS 소자의 게이트 산화막 터널링 특성 분석 방법은 제일원리 계산 방법을 이용하여 상기 MOS 소자의 원자 구조를 생성하는 단계; 상기 게이트 전극과 상기 반도체 채널층의 전압 차이에 따른 상기 게이트 산화막의 터널링 스펙트럼을 제일원리 전자수송 특성 계산 방법을 통하여 계산하는 단계; 및 상기 게이트 전극과 상기 반도체 채널층의 전압 차이에 따른 게이트 산화막의 터널링 전류 특성을 상기 터널링 스펙트럼에 기초하여 계산하는 단계를 포함한다.
Int. CL H01L 29/10 (2006.01.01) H01L 21/02 (2006.01.01) H01L 21/8234 (2006.01.01) H01L 29/06 (2006.01.01) H01L 21/66 (2006.01.01)
CPC H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01) H01L 29/1033(2013.01)
출원번호/일자 1020180158977 (2018.12.11)
출원인 한국과학기술연구원
등록번호/일자
공개번호/일자 10-2020-0071348 (2020.06.19) 문서열기
공고번호/일자 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.12.11)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최정혜 서울특별시 성북구
2 고은정 서울특별시 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.12.11 수리 (Accepted) 1-1-2018-1240662-15
2 선행기술조사의뢰서
Request for Prior Art Search
2019.11.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2019.12.06 발송처리완료 (Completion of Transmission) 9-6-2019-0137664-48
4 의견제출통지서
Notification of reason for refusal
2019.12.23 발송처리완료 (Completion of Transmission) 9-5-2019-0928022-10
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.02.06 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0126025-35
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2020.02.06 수리 (Accepted) 1-1-2020-0126024-90
7 의견제출통지서
Notification of reason for refusal
2020.05.28 발송처리완료 (Completion of Transmission) 9-5-2020-0369743-22
8 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2020.06.24 수리 (Accepted) 1-1-2020-0650297-38
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2020.06.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-0650296-93
10 등록결정서
Decision to grant
2020.10.30 발송처리완료 (Completion of Transmission) 9-5-2020-0751633-14
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 채널층, 상기 반도체 채널층 상에 위치한 게이트 산화막, 상기 게이트 산화막 상에 위치하는 게이트 전극을 포함하는 MOS 소자의 게이트 산화막 터널링 특성 분석 방법으로서, 상기 방법은, 제일원리 계산 방법을 이용하여 상기 MOS 소자의 원자 구조를 생성하는 단계;상기 게이트 전극과 상기 반도체 채널층의 전압 차이에 따른 상기 게이트 산화막의 터널링 스펙트럼을 제일원리 전자수송 특성 계산 방법을 이용하여 계산하는 단계; 및상기 게이트 전극과 상기 반도체 채널층의 전압 차이에 따른 게이트 산화막의 터널링 전류 특성을 상기 터널링 스펙트럼에 기초하여 계산하는 단계를 포함하고,상기 MOS 소자의 원자 구조는 제1 원자로 구성된 반도체 채널 원자층, 상기 제1 원자와 상이한 제2 원자로 구성된 게이트 전극층, 상기 반도체 채널 원자층 및 상기 게이트 전극 원자층 사이에 위치한 게이트 산화막 원자층으로 구성되며, 상기 게이트 산화막 원자층은 상기 반도체 채널 원자층과의 사이에 형성되는 제1 계면 원자층, 상기 게이트 전극 원자층과의 사이에 형성되는 제2 계면 원자층 및 상기 제1 계면 원자층과 상기 제2 계면 원자층 사이에 정의되는 완전 게이트 산화막 원자층을 포함하며,상기 게이트 산화막 원자층은 상기 제1 원자와 상기 제2 원자와 각각 상이한 제3 원자와 산소 원자로 구성되며, 상기 MOS 소자는 Ge 기반 나노 소자이고, 상기 제1 원자는 Ge, 상기 제2 원자는 Au, 상기 제3 원자는 Al이며,상기 게이트 산화막 원자층의 터널링 스펙트럼은 상기 제1 계면 원자층 및 상기 제2 계면 원자층에 의한 터널링 영향을 고려하여, 상기 MOS 소자의 원자 구조의 단위 면적을 통과하는 전하의 전송 확률로서, 하기 수학식 1과 같이 계산되고,상기 게이트 전극과 상기 반도체 채널층의 전압 차이에 따른 게이트 산화막 원자층의 터널링 전류 특성은 하기 수학식 2와 같이 계산되고, [수학식 1]여기서, : 터널링 스펙트럼, : 터널링 채널 인덱스, E: 전하 캐리어 에너지, : 계면에 평행한 파동 벡터, 총 파동 벡터 수, : 반도체 채널층에 인가된 전압(Vb,Ge)과 게이트 전극에 인가된 전압(Vb,Au)의 차이인 Vb = Vb,Ge - Vb,Au 로 정의된다
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
제1 항에 있어서, 상기 제일원리 계산 방법을 이용하여 상기 MOS 소자의 원자 구조를 생성하는 단계는, 밀도 범함수 이론(density functional theory, DFT)을 기반으로 하는 제일원리 전자구조 계산 방법을 사용하며, 상기 게이트 산화막이 비정질 게이트 산화막인 경우, 비정질 산화물의 원자 구조 생성을 위해 제일원리 분자동력학 계산 방법이 더 고려되는 것을 포함하고, 상기 MOS 소자의 원자당 프로젝트 된 전자 상태 밀도(atom-PDOS)를 산출하고 상기 MOS 소자의 밴드갭 배열을 산출하는 단계는, 전자 구조 분석을 위해 전자간 상호작용을 추가적으로 고려한 국소 밀도 근사(LDA+U)가 사용하는 것을 포함하는 것을 특징으로 하는 게이트 산화막 터널링 특성 분석 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 한국과학기술연구원 전자정보디바이스산업원천기술개발(정보화) 비 실리콘계 차세대 고성능 스위치소자용 재료설계 및 물성예측 기술