| 1 |
1
자성/비자성 다층 박막 메모리 소자로 구현되어 데이터를 아날로그적 저항값의 형식으로 저장할 수 있는 다수의 메모리 셀로 구성된 메모리 셀 어레이; 인공 신경망의 다수의 레이어를 구성하는 다수의 가중치를 다수의 메모리 셀에 저장하고, 가중치가 저장된 다수의 메모리 셀에 연산 데이터에 대응하는 연산 전류를 공급하여 상기 가중치와 상기 연산 데이터 사이의 기지정된 연산 결과를 획득하는 연산 제어부; 및 상기 가중치와 상기 연산 데이터 사이의 연산 결과에 대해 기지정된 보조 연산을 수행하여 상기 인공 신경망의 패턴 인식 결과를 출력하는 보조 연산부; 를 포함하는 인공 신경망 가속기
|
| 2 |
2
제1 항에 있어서, 상기 연산 제어부는 상기 다수의 가중치를 대응하는 크기의 쓰기 전류로 변환하여, 변환된 쓰기 전류를 메모리 셀로 공급하여 상기 메모리 셀의 저항값을 가변하여 저장하고, 상기 연산 데이터를 대응하는 크기의 연산 전류로 변환하여 상기 가중치가 저항값의 형식으로 저장된 메모리 셀로 공급하고, 상기 연산 전류가 공급된 메모리 셀에서 출력되는 전압(또는 전류)을 감지하여 상기 가중치와 상기 연산 데이터 사이의 곱셈 연산 결과를 판별하는 인공 신경망 가속기
|
| 3 |
3
제2 항에 있어서, 상기 다수의 메모리 셀 각각은 공급되는 쓰기 전류에 대응하는 스핀 전류를 배치된 평면에 수직 방향으로 생성하는 스핀 전류 생성층; 및 상기 스핀 전류 생성층 상에 배치되어 스핀 전류에 대응하는 터널 자기저항(TMR)을 저항값으로 갖는 자기터널 접합층; 을 포함하는 인공 신경망 가속기
|
| 4 |
4
제3 항에 있어서, 상기 스핀 전류 생성층은 기판 상에 배치된 제1 비자성 도전층; 상기 제1 비자성 도전층 상에 정렬되어 배치된 제2 비자성 도전층; 및 상기 제1 비자성 도전층과 상기 제2 비자성 도전층 사이에 배치되고 수직자기 이방성을 갖는 자성층; 을 포함하고, 상기 자기터널 접합층은 스핀 전류에 의해 자기 모멘트의 방향이 가변되는 자유 자성층; 상기 자유 자성층 상에 배치되는 터널 절연층; 및 상기 터널 절연층 상에 배치되는 고정 자성층; 을 포함하는 인공 신경망 가속기
|
| 5 |
5
제4 항에 있어서, 상기 자유 자성층은 상기 스핀 전류 생성층에서 생성되어 인가되는 상기 스핀 전류에 따라 홀 저항이 선형적으로 가변되는 구간이 포함되고, 상기 쓰기 전류는 상기 자유 자성층의 홀 저항이 선형적으로 가변되는 구간의 스핀 전류가 생성되는 구간에서 상기 다수의 가중치를 대응하는 크기를 갖는 인공 신경망 가속기
|
| 6 |
6
제4 항에 있어서, 상기 메모리 셀 어레이는 다수의 메모리가 3차원 적층 구조로 적층되어 구성되는 인공 신경망 가속기
|
| 7 |
7
제4 항에 있어서, 상기 메모리 셀 어레이는 다수의 메모리 셀 각각이 하단 또는 상단에 적층된 메모리 셀로 연산 결과를 전달하는 인공 신경망 가속기
|
| 8 |
8
자성/비자성 다층 박막 메모리 소자로 구현되어 아날로그적인 저항값의 형식으로 데이터를 저장하는 다수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 인공 신경망 가속기의 운용 방법에 있어서, 인공 신경망의 다수의 레이어를 구성하는 다수의 가중치를 획득하는 단계; 상기 가중치에 대응하는 쓰기 전류를 메모리 셀에 공급하여, 상기 가중치를 저항값의 형식으로 메모리 셀에 저장하는 단계; 상기 가중치가 저장된 다수의 메모리 셀에 연산 데이터에 대응하는 전류를 공급하여, 상기 가중치와 상기 연산 데이터 사이의 기지정된 연산 결과를 획득하는 단계; 및 상기 가중치와 상기 연산 데이터 사이의 연산 결과에 대해 기지정된 보조 연산을 수행하여 상기 인공 신경망의 패턴 인식 결과를 출력하는 단계; 를 포함하는 인공 신경망 가속기의 운용 방법
|
| 9 |
9
제8 항에 있어서, 상기 메모리 셀에 저장하는 단계는 상기 메모리 셀 어레이의 다수의 메모리 셀 중 상기 다수의 가중치를 저장할 메모리 셀을 선택하는 단계; 및 상기 다수의 가중치를 대응하는 크기의 쓰기 전류로 변환하는 단계; 및 상기 쓰기 전류를 선택된 메모리 셀로 공급하여 상기 메모리 셀의 저항값을 가변하는 단계; 를 포함하는 인공 신경망 가속기의 운용 방법
|
| 10 |
10
제8 항에 있어서, 상기 저항값을 가변하는 단계는 선택된 상기 메모리 셀의 스핀 전류 생성층에 상기 쓰기 전류가 공급되는 단계; 상기 스핀 전류 생성층이 상기 쓰기 전류에 대응하여 배치 평면에 수직 방향의 스핀 전류를 생성하는 단계; 및 상기 스핀 전류 생성층 상에 배치된 자기터널 접합층이 상기 스핀 전류에 대응하는 터널 자기저항(TMR)을 저항값으로 갖는 단계; 를 포함하는 인공 신경망 가속기의 운용 방법
|
| 11 |
11
제10 항에 있어서, 상기 스핀 전류를 생성하는 단계는 상기 스핀 전류 생성층이 기판 상에 배치된 다수의 비자성 도전층 및 상기 다수의 비자성 도전층 사이에 배치되고 수직자기 이방성을 갖는 적어도 하나의 자성층을 포함하여 상기 쓰기 전류의 크기에 대응하는 상기 스핀 전류를 생성하는 인공 신경망 가속기의 운용 방법
|
| 12 |
12
제11 항에 있어서, 상기 터널 자기저항(TMR)을 저항값으로 갖는 단계는 상기 자기터널 접합층의 자유 자성층이 상기 쓰기 전류에 대응하여 생성된 상기 스핀 전류의 크기에 따라 자기 모멘트의 방향 변경되는 단계; 및 상기 자기터널 접합층에서 상기 자기터널 접합층의 자기 모멘트 방향과 상기 자유 자성층 상에 배치된 터널 절연층 상에 배치되는 고정 자성층의 자기 모멘트의 방향에 의해 터널 자기저항(TMR)이 조절되는 단계; 를 포함하는 인공 신경망 가속기의 운용 방법
|
| 13 |
13
제12 항에 있어서, 상기 쓰기 전류가 공급되는 단계는 상기 자유 자성층의 홀 저항이 선형적으로 가변되는 구간의 스핀 전류가 생성되는 구간에서 상기 다수의 가중치를 대응하는 크기를 갖도록 상기 쓰기 전류를 공급하는 인공 신경망 가속기의 운용 방법
|
| 14 |
14
제8 항에 있어서, 상기 연산 결과를 획득하는 단계는 상기 연산 데이터를 대응하는 크기의 연산 전류로 변환하는 단계; 상기 가중치가 저항값의 형식으로 저장된 메모리 셀로 상기 연산 전류를 공급하는 단계: 및 상기 연산 전류가 공급된 메모리 셀에서 출력되는 전압(또는 전류)을 감지하여 상기 가중치와 상기 연산 데이터 사이의 곱셈 연산 결과를 판별하는 단계; 를 포함하는 인공 신경망 가속기의 운용 방법
|
