| 1 |
1
광 발생부; 및상기 광 발생부와 이격되어 배치되며, 상기 광 발생부로부터 발생된 레이저 광이 입사되고 출사되는 증기셀과 상기 증기셀로부터 출사되는 광을 수신하는 광 검출부가 접합되어 구성된 융합소자; 를 포함하는, 칩 스케일 원자시계의 물리부
|
| 2 |
2
제 1 항에 있어서,서로 이격되어 상하로 배치된 복수개의 현수기판 및 상기 현수기판의 단부를 지지하여 소정의 높이로 현수할 수 있는 현수지지부로 이루어진 현수프레임;을 더 포함하되, 상기 복수개의 현수기판은 상기 광 발생부가 장착된 제 1 현수기판; 및 상기 융합소자가 장착된 제 2 현수기판;을 구비하는 것을 특징으로 하는,칩 스케일 원자시계의 물리부
|
| 3 |
3
제 2 항에 있어서,상기 제 2 현수기판은 상기 융합소자를 구성하는 상기 증기셀의 상면과 직접 접합되지 않고 상기 증기셀의 상면과 접합된 상기 광 검출부의 상면과 접합되는 것을 특징으로 하는, 칩 스케일 원자시계의 물리부
|
| 4 |
4
제 1 항에 있어서,상기 융합소자의 적어도 일부는 실리콘 웨이퍼 기판, 제 1 도전형의 실리콘층 및 상기 실리콘 웨이퍼 기판과 상기 실리콘층 사이에 개재된 매립산화물층으로 이루어진 SOI(Silicon On Insulator) 구조체를 이용하여 구현되되,상기 광 검출부는 상기 실리콘층에 포토리소그래피 공정과 이온주입 공정을 수행하여 구현되며, 상기 증기셀은 상기 실리콘 웨이퍼 기판의 일부를 관통하는 공정을 수행하여 구현되는 것을 특징으로 하는,칩 스케일 원자시계의 물리부
|
| 5 |
5
제 1 항에 있어서,상기 융합소자의 적어도 일부는 실리콘 웨이퍼 기판, 제 1 도전형의 실리콘층 및 상기 실리콘 웨이퍼 기판과 상기 실리콘층 사이에 개재된 글래스 구조체를 이용하여 구현되되,상기 광 검출부는 상기 실리콘층에 포토리소그래피 공정과 이온주입 공정을 수행하여 구현되며, 상기 증기셀은 상기 실리콘 웨이퍼 기판의 일부를 관통하는 공정을 수행하여 구현되는 것을 특징으로 하는,칩 스케일 원자시계의 물리부
|
| 6 |
6
제 1 항에 있어서,상기 융합소자의 적어도 일부는 실리콘 웨이퍼 기판, 제 1 도전형의 실리콘층 및 상기 실리콘 웨이퍼 기판과 상기 실리콘층 사이에 개재된 글래스 구조체를 이용하여 구현되되,상기 광 검출부에서 상기 실리콘층은 다결정 혹은 비정질의 반도체 박막의 증착과 식각으로 구현되며, 상기 증기셀은 상기 실리콘 웨이퍼 기판의 일부를 관통하는 공정을 수행하여 구현되는 것을 특징으로 하는,칩 스케일 원자시계의 물리부
|
| 7 |
7
제 4 항, 제 5 항 또는 제 6 항에 있어서,상기 융합소자는 상기 실리콘 웨이퍼 기판의 하면과 접합되는 글래스층을 더 구비하되,상기 글래스층의 두께 조절을 통해 QWP(quarter wave plate)가 구현되는 것을 특징으로 하는, 칩 스케일 원자시계의 물리부
|
| 8 |
8
제 4 항, 제 5 항 또는 제 6 항에 있어서,상기 융합소자는 상기 실리콘 웨이퍼 기판의 하면과 접합되는 글래스층을 더 구비하되,상기 글래스층 상에 광이 투과하지 않는 금속, 고분자 또는 세라믹으로 이루어진 패턴을 구비한 QWP(quarter wave plate)가 구현되는 것을 특징으로 하는, 칩 스케일 원자시계의 물리부
|
| 9 |
9
제 4 항, 제 5 항 또는 제 6 항에 있어서,상기 융합소자는 상기 실리콘 웨이퍼 기판의 하면과 접합되는 글래스층을 더 구비하되,상기 글래스층을 투과하는 광의 세기 및 반사를 조절하기 위하여 상기 글래스층에 상대적으로 높은 굴절율의 산화막, 상대적으로 낮은 굴절율의 산화막 및 금속층을 교차 증착한 것을 특징으로 하는, 칩 스케일 원자시계의 물리부
|
| 10 |
10
제 1 항 내지 제 9 항의 칩 스케일 원자시계의 물리부를 포함하는, 칩 스케일 원자시계
|
