맞춤기술찾기

이전대상기술

시스톨릭 어레이 프로세서 및 시스톨릭 어레이 프로세서의 동작 방법

  • 기술번호 : KST2022007565
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 기재는 프로세서에 관한 것이다. 본 기재의 프로세서는 프로세싱 소자들, 상기 프로세싱 소자들에 커널 데이터 세트를 제공하는 커널 데이터 메모리, 상기 프로세싱 소자들에 입력 데이터 세트를 제공하는 데이터 메모리, 그리고 상기 프로세싱 소자들에 커맨드들을 제공하는 제어기를 포함하고, 상기 프로세싱 소자들 중 제1 프로세싱 소자는 상기 제어기로부터 수신된 제1 커맨드 및 상기 데이터 메모리로부터 수신된 제1 입력 데이터를 지연 시간 동안 지연한 후에 제2 프로세싱 소자로 전달하고, 상기 제어기는 상기 지연 시간을 조절한다.
Int. CL G06F 15/80 (2006.01.01) G06F 9/30 (2018.01.01)
CPC
출원번호/일자 1020210123095 (2021.09.15)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2022-0073639 (2022.06.03) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020200161696   |   2020.11.26
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2021.09.15)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 여준기 대전광역시 유성구
2 최민석 대전광역시 유성구
3 권영수 대전광역시 유성구
4 한진호 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2021.09.15 수리 (Accepted) 1-1-2021-1069182-82
2 선행기술조사의뢰서
Request for Prior Art Search
2022.03.18 수리 (Accepted) 9-1-9999-9999999-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
프로세싱 소자들;상기 프로세싱 소자들에 커널 데이터 세트를 제공하는 커널 데이터 메모리;상기 프로세싱 소자들에 입력 데이터 세트를 제공하는 데이터 메모리; 그리고상기 프로세싱 소자들에 커맨드들을 제공하는 제어기를 포함하고,상기 프로세싱 소자들 중 제1 프로세싱 소자는 상기 제어기로부터 수신된 제1 커맨드 및 상기 데이터 메모리로부터 수신된 제1 입력 데이터를 지연 시간 동안 지연한 후에 제2 프로세싱 소자로 전달하고,상기 제어기는 상기 지연 시간을 조절하는 프로세서
2 2
제1항에 있어서,상기 제2 프로세싱 소자는 상기 제1 프로세싱 소자로부터 수신된 상기 제1 커맨드 및 상기 제1 입력 데이터를 상기 지연 시간 동안 지연한 후에 제3 프로세싱 소자로 전달하는 프로세서
3 3
제2항에 있어서,상기 프로세싱 소자들 중 제4 프로세싱 소자는 상기 제1 프로세싱 소자로부터 상기 제1 커맨드를 수신하고, 상기 데이터 버퍼로부터 제2 입력 데이터를 수신하고, 그리고 상기 제1 커맨드 및 상기 제2 입력 데이터를 지연하여 제5 프로세싱 소자로 전달하는 프로세서
4 4
제3항에 있어서,상기 제5 프로세싱 소자는 상기 제4 프로세싱 소자로부터 수신된 상기 제1 커맨드 및 상기 제2 입력 데이터를 상기 지연 시간 동안 지연한 후에 제6 프로세싱 소자로 전달하는 프로세서
5 5
제2항에 있어서,상기 커널 데이터 메모리는 상기 제1 프로세싱 소자에 제1 커널 데이터를 제공하고, 그리고 상기 지연 시간이 경과한 후에 상기 제2 프로세싱 소자에 제2 커널 데이터를 제공하는 프로세서
6 6
제1항에 있어서,상기 제1 커맨드 및 상기 제1 입력 데이터는 상기 제2 프로세싱 소자로부터 적어도 하나의 프로세싱 소자를 통해 제3 프로세싱 소자로 전달되고, 그리고상기 제3 프로세싱 소자는 상기 제1 커맨드 및 상기 제1 입력 데이터에 기반한 연산을 수행한 후에 상기 제1 커맨드 및 상기 제1 입력 데이터를 다른 프로세싱 소자로 전달하지 않는 프로세서
7 7
제1항에 있어서,상기 제1 프로세싱 소자는 상기 제어기로부터 수신된 제2 커맨드 및 상기 데이터 메모리로부터 수신된 제2 입력 데이터를 상기 지연 시간 동안 지연한 후에 상기 제2 프로세싱 소자로 전달하는 프로세서
8 8
제1항에 있어서,상기 제1 프로세싱 소자는 상기 커널 데이터 메모리로부터 수신된 제1 커널 데이터 및 상기 제1 입력 데이터에 대해 상기 제1 커맨드에 기반한 연산을 수행하여 제1 출력 데이터를 생성하고, 그리고 상기 제1 출력 데이터를 지연 없이 상기 데이터 메모리로 전달하는 프로세서
9 9
제8항에 있어서,상기 제2 프로세싱 소자는 상기 커널 데이터 메모리로부터 수신된 제2 커널 데이터 및 상기 제1 입력 데이터에 대해 상기 제1 커맨드에 기반한 연산을 수행하여 제2 출력 데이터를 생성하고, 그리고 상기 제1 출력 데이터를 지연 없이 상기 제1 프로세싱 소자로 전달하는 프로세서
10 10
행들 및 열들로 배열되는 복수의 프로세싱 소자들을 포함하는 프로세서의 동작 방법에 있어서:입력 데이터의 길이를 식별하는 단계;입력 데이터의 길이 및 상기 복수의 프로세싱 소자들의 전송 경로의 길이에 따라 지연 시간을 계산하는 단계; 그리고상기 복수의 프로세싱 소자들 중 적어도 일부의 프로세싱 소자들에서 상기 지연 시간만큼 상기 입력 데이터 및 커널 데이터를 지연시키며 연산을 수행하는 단계를 포함하는 동작 방법
11 11
제10항에 있어서,상기 입력 데이터의 길이를 식별하는 단계는:상기 입력 데이터 중 하나의 행의 프로세싱 소자들로 입력되는 데이터를 처리하기 위해 필요한 프로세싱 소자들의 수를 식별하는 단계를 포함하는 동작 방법
12 12
제11항에 있어서,상기 프로세싱 소자들의 전송 경로의 길이는, 상기 복수의 프로세싱 소자들 중 하나의 행에 배치된 프로세싱 소자들의 수인 동작 방법
13 13
제12항에 있어서,상기 데이터를 처리하기 위해 필요한 프로세싱 소자들의 수가 상기 하나의 행에 배치된 프로세싱 소자들의 수보다 클 때, 상기 지연 시간은 1 이상인 동작 방법
14 14
제12항에 있어서,상기 데이터를 처리하기 위해 필요한 프로세싱 소자들의 수가 상기 하나의 행에 배치된 프로세싱 소자들의 수와 같거나 그보다 작을 때, 상기 지연 시간은 0인 동작 방법
15 15
제10항에 있어서,상기 지연 시간은 상기 복수의 프로세싱 유닛들의 동작 사이클의 횟수로 카운트되는 동작 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원(ETRI) 산업핵심기술개발사업 효율적인 빅데이터 처리 서버용 기계학습 가속 스케일러블 하드웨어 원천기술 개발