1 |
1
행들 및 열들로 배열된 프로세싱 소자들;상기 프로세싱 소자들의 행들에 연결된 워드 라인들;상기 프로세싱 소자들의 열들에 연결된 비트 라인들;상기 프로세싱 소자들의 열들에 연결된 바디 라인들; 그리고상기 프로세싱 소자들의 행들에 연결된 소스 라인들을 포함하고,상기 프로세싱 소자들의 각각은:상기 비트 라인들 중 대응하는 비트 라인에 연결된 제1 터미널;상기 소스 라인들 중 대응하는 소스 라인에 연결된 제2 터미널;상기 워드 라인들 중 대응하는 워드 라인에 연결된 컨트롤 게이트;상기 컨트롤 게이트와 바디의 사이의 플로팅 게이트;상기 바디 라인들 중 대응하는 바디 라인에 연결된 바디 터미널; 그리고상기 플로팅 게이트와 상기 대응하는 비트 라인의 사이의 용량성(capacitive) 소자를 포함하는 전자 장치
|
2 |
2
제1항에 있어서,상기 플로팅 게이트는:상기 제1 터미널과 상기 제2 터미널의 사이의 상기 바디 상의 제1 부분;상기 바디 터미널 상의 제2 부분;상기 컨트롤 게이트와 용량성 결합을 형성하는 제3 부분; 그리고상기 대응하는 비트 라인에 연결된 도전 물질과 용량성 결합을 형성하여 상기 용량성 소자를 형성하는 제4 부분을 포함하는 전자 장치
|
3 |
3
제2항에 있어서,상기 프로세싱 소자들의 바디들은 공통 바디를 형성하고, 그리고상기 바디 터미널은 상기 공통 바디에서 열 방향으로 신장되어 상기 프로세싱 소자들의 각 행에서 공유되는 전자 장치
|
4 |
4
제1항에 있어서,상기 워드 라인들에 연결되고, 그리고 읽기 동작 시에 상기 워드 라인들 중 선택된 워드 라인을 플로팅하는 행 드라이버;상기 비트 라인들에 연결되고, 그리고 상기 읽기 동작 시에 상기 비트 라인들 중 선택된 비트 라인에 읽기 전압을 인가하는 비트 라인 드라이버; 그리고상기 바디 라인들에 연결되고, 그리고 상기 읽기 동작 시에 상기 바디 라인들 중 선택된 바디 라인을 플로팅하는 바디 라인 드라이버를 더 포함하는 전자 장치
|
5 |
5
제1항에 있어서,상기 워드 라인들에 연결되고, 그리고 소거 동작 시에 상기 워드 라인들 중 선택된 워드 라인에 접지 전압을 인가하는 행 드라이버; 그리고상기 바디 라인들에 연결되고, 그리고 상기 소거 동작 시에 상기 바디 라인들 중 선택된 바디 라인에 소거 전압을 인가하는 제어 로직을 더 포함하는 전자 장치
|
6 |
6
행들 및 열들로 배열된 프로세싱 소자들;상기 프로세싱 소자들의 행들에 연결된 워드 라인들;상기 프로세싱 소자들의 열들에 연결된 비트 라인들; 그리고상기 프로세싱 소자들의 행들에 연결된 소스 라인들을 포함하고,상기 프로세싱 소자들의 각각은:상기 비트 라인들 중 대응하는 비트 라인에 연결된 제1 터미널;상기 소스 라인들 중 대응하는 소스 라인에 연결된 제2 터미널;상기 워드 라인들 중 대응하는 워드 라인에 연결된 컨트롤 게이트;상기 컨트롤 게이트와 바디의 사이의 플로팅 게이트; 그리고상기 플로팅 게이트와 상기 대응하는 비트 라인의 사이의 용량성(capacitive) 소자를 포함하는 전자 장치
|
7 |
7
제6항에 있어서,상기 바디는 제1 도전형을 갖고, 그리고상기 용량성 소자는 상기 제1 터미널로부터 상기 플로팅 게이트의 하부로 신장된 제2 도전형의 영역과 상기 플로팅 게이트 사이의 용량성 결합에 대응하는 전자 장치
|
8 |
8
제6항에 있어서,상기 워드 라인들에 연결되고, 그리고 프로그램 동작 시에 상기 워드 라인들 중 선택된 워드 라인에 프로그램 전압을 인가하는 행 드라이버; 그리고상기 비트 라인들에 연결되고, 그리고 상기 프로그램 동작 시에 상기 비트 라인들 중 선택된 비트 라인에 접지 전압을 인가하는 비트 라인 드라이버를 더 포함하는 전자 장치
|
9 |
9
제8항에 있어서,검증 동작 시에, 상기 행 드라이버는 상기 선택된 워드 라인을 플로팅하고, 그리고상기 검증 동작 시에, 상기 비트 라인 드라이버는 상기 선택된 비트 라인에 검증 전압을 인가하는 전자 장치
|
10 |
10
비트 라인에 연결된 제1 터미널;소스 라인에 연결된 제2 터미널;워드 라인에 연결된 컨트롤 게이트;상기 컨트롤 게이트와 바디의 사이의 플로팅 게이트;도전 라인에 연결된 바디 터미널; 그리고상기 플로팅 게이트와 상기 비트 라인의 사이의 용량성(capacitive) 소자를 포함하는 프로세싱 소자
|