1 |
1
소정의 깊이를 가지는 리세스(recess) 채널을 포함하는 기판;상기 리세스 채널 이면에 절연막이 개재되어 형성되는 게이트; 및상기 리세스 채널 표면에 고농도 도펀트를 도핑하여 형성되는 소스와 드레인을 포함하되, 상기 리세스 채널의 제1 측면을 절곡하여 제2 측면과 상이한 비대칭 구조로 형성되는 것을 특징으로 하는 터널링 트랜지스터
|
2 |
2
제1 항에 있어서,상기 리세스 채널의 상기 제1 측면의 절곡된 영역의 간격은 상기 제2 측면의 상기 리세스 채널의 간격과 상이한 것을 특징으로 하는 터널링 트랜지스터
|
3 |
3
제1 항에 있어서,상기 드레인은 상기 리세스 채널의 상기 제1 측면의 절곡된 영역에 의해 분리된 표면 영역에 형성되는 것을 특징으로 하는 터널링 트랜지스터
|
4 |
4
제1 항에 있어서,상기 리세스 채널의 이면은 상기 절연막이 개재되기 이전에 저농도로 도핑되는 것을 특징으로 하는 터널링 트랜지스터
|
5 |
5
소정의 깊이를 가지는 리세스(recess) 채널을 포함하는 기판;상기 리세스 채널 이면에 절연막이 개재되어 형성되는 게이트; 및상기 리세스 채널 표면에 고농도 도펀트를 도핑하여 형성되는 소스와 드레인을 포함하되, 상기 리세스 채널의 제1 측면을 절곡하여 제2 측면과 상이한 비대칭 구조로 형성되고, 하단부의 폭이 나머지 영역의 폭과 상이하게 형성되는 것을 특징으로 하는 터널링 트랜지스터
|
6 |
6
제5 항에 있어서,상기 리세스 채널의 하단부는 원형으로 식각되어 형성되는 것을 특징으로 하는 터널링 트랜지스터
|
7 |
7
터널링 트랜지스터를 제조하는 방법에 있어서,반도체 기판을 식각하여 소정의 깊이를 가지는 리세스 채널을 형성하는 단계;상기 리세스 채널의 표면을 고농도 도펀트로 도핑하여 소스 영역과 드레인 영역을 형성하는 단계; 및상기 리세스 채널 이면에 절연막이 개재된 게이트 영역을 형성하는 단계를 포함하되,상기 리세스 채널은 상기 반도체 기판을 식각하여 상기 리세스 채널의 제1 측면이 절곡된 형상을 가지도록 제2 측면과는 상이한 비대칭 구조를 가지도록 형성되는 것을 특징으로 하는 터널링 트랜지스터 제조 방법
|
8 |
8
터널링 트랜지스터를 제조하는 방법에 있어서,반도체 기판을 식각하여 소정의 깊이를 가지는 리세스 채널을 형성하는 단계;상기 리세스 채널의 표면을 고농도 도펀트로 도핑하여 소스 영역과 드레인 영역을 형성하는 단계; 및상기 리세스 채널 이면에 절연막이 개재된 게이트 영역을 형성하는 단계를 포함하되,상기 리세스 채널은 상기 반도체 기판을 식각하여 상기 리세스 채널의 제1 측면이 절곡된 형상을 가지도록 제2 측면과는 상이한 비대칭 구조를 가지도록 형성되고, 하단부의 폭이 나머지 영역의 폭과 상이하도록 형성되는 것을 특징으로 하는 터널링 트랜지스터 제조 방법
|
9 |
9
제7 항 또는 제8 항에 기재된 터널링 트랜지스터 제조 방법에 의해 제조된 터널링 트랜지스터를 포함하는 반도체 칩
|