| 1 |
1
기판의 일측 상의 하부 전극;상기 하부 전극의 일부 및 상기 기판의 타측 상의 스페이서;상기 스페이서 상의 중부 전극;상기 스페이서의 측벽, 상기 중부 전극, 및 상기 하부 전극의 일부 상의 하부 채널 층;상기 하부 채널 층 상의 하부 게이트 절연 층;상기 하부 채널 층에 대응되는 상기 하부 게이트 절연 층 상의 공통 게이트 전극;상기 스페이서 및 상기 하부 전극 상부의 상기 하부 게이트 절연 층 상에 제공되고, 상기 공통 게이트 전극 상에 제공되는 상부 게이트 절연 층; 상기 스페이서 상부의 상기 상부 게이트 절연 층 상에 제공되는 상부 전극;상기 상부 전극에 연결되고, 상기 상부 게이트 절연 층의 측벽 상에 배치된 상부 채널 층; 및상기 상부 채널 층의 일부에 연결되고, 상기 공통 게이트 전극 외곽의 상기 하부 게이트 절연 층 및 상기 상부 게이트 절연 층을 관통하여 상기 하부 전극에 연결되는 콘택 전극을 포함하는 반도체 소자
|
| 2 |
2
제 1 항에 있어서,상기 하부 채널 층, 상기 하부 게이트 절연 층, 및 상기 공통 게이트 전극은 n형 박막 트랜지스터인 반도체 소자
|
| 3 |
3
제 1 항에 있어서,상기 상부 채널 층, 상기 상부 게이트 절연 층, 및 상기 공통 게이트 전극은 p형 박막 트랜지스터인 반도체 소자
|
| 4 |
4
제 1 항에 있어서,상기 하부 게이트 절연 층은 상기 상부 게이트 절연 층보다 두꺼운 반도체 소자
|
| 5 |
5
제 1 항에 있어서,상기 중부 전극은 상기 하부 전극 및 상기 상부 전극의 두께와 다른 두께를 갖는 반도체 소자
|
| 6 |
6
제 5 항에 있어서,상기 중부 전극은 상기 하부 전극 및 상기 상부 전극보다 두꺼운 반도체 소자
|
| 7 |
7
제 1 항에 있어서,상기 중부 전극과 상기 하부 게이트 절연 층 사이에 제공되는 상부 스페이서; 및상기 상부 스페이서와 상기 하부 게이트 절연 층 사이의 추가 전극을 더 포함하는 반도체 소자
|
| 8 |
8
제 1 항에 있어서,상기 공통 게이트 전극은 상기 하부 채널 층 및 상기 상부 채널 층보다 넓은 반도체 소자
|
| 9 |
9
제 1 항에 있어서,상기 스페이서의 측벽과 상기 하부 채널 층 사이의 하부 버퍼 스페이서; 및상기 상부 채널 층의 측벽 상의 상부 버퍼 스페이서를 더 포함하는 반도체 소자
|
| 10 |
10
제 1 항에 있어서,상기 스페이서는 상기 하부 전극보다 두꺼운 반도체 소자
|
| 11 |
11
기판의 일측 상의 데이터 라인;상기 기판의 타측 상의 전원 전극;상기 데이터 라인 및 상기 전원 전극 사이의 상기 기판 상의 스페이서;상기 스페이서 상의 중부 전극;상기 스페이서의 일측 측벽을 따라 상기 중부 전극 및 상기 데이터 라인을 연결하는 하부 채널 층;상기 하부 채널 층, 상기 중부 전극, 상기 데이터 라인, 및 상기 전원 전극 상의 하부 게이트 절연 층;상기 스페이서의 일측 측벽의 상기 하부 게이트 절연 층 상의 스캔 라인; 상기 스페이서의 타측 측벽의 상기 하부 게이트 절연 층 상의 구동 게이트 전극;상기 스캔 라인 및 상기 구동 게이트 전극 상의 상부 게이트 절연 층;상기 스페이서의 상기 상부 게이트 절연 층 상의 상부 전극;상기 상부 전극에 연결되고, 상기 스페이서의 타측 측벽의 상기 상부 게이트 절연 층 상에 배치되는 상부 채널 층;상기 상부 채널 층에 연결되고, 상기 하부 게이트 절연 층 및 상기 상부 게이트 절연 층을 관통하여 상기 전원 전극에 연결되는 콘택 전극;상기 콘택 전극, 상기 상부 채널 층, 상기 상부 게이트 절연 층 상의 제 1 층간 절연 층;상기 제 1 층간 절연 층 상에 제공되고, 상기 제 1 층간 절연 층을 관통하여 상기 상부 전극에 연결되는 애노드;상기 애노드의 양측 가장자리 및 상기 제 1 층간 절연 층 상의 제 2 층간 절연 층;상기 애노드 및 상기 제 2 층간 절연 층 상의 발광 층; 및상기 발광 층 상의 캐소드를 포함하는 표시 패널
|
| 12 |
12
제 11 항에 있어서,상기 스캔 라인은 상기 하부 채널 층의 길이보다 긴 길이를 갖는 표시 패널
|
| 13 |
13
제 11 항에 있어서,상기 상부 채널 층은 상기 구동 게이트 전극의 길이 보다 짧은 길이를 갖는 표시 패널
|
| 14 |
14
제 11 항에 있어서,상기 구동 게이트 전극은 상기 하부 게이트 절연 층을 관통하여 상기 중부 전극에 연결되는 표시 패널
|
| 15 |
15
제 11 항에 있어서,상기 캐소드 상의 보호 층을 더 포함하는 표시 패널
|
| 16 |
16
표시 패널; 및상기 표시 패널 가장자리에 연결되어 상기 표시 패널을 제어하는 스캔 신호 및 데이터 신호를 제공하는 반도체 소자를 구비한 구동 회로를 포함하되,상기 반도체 소자는:제 1 기판의 일측 상의 하부 전극;상기 하부 전극의 일부 및 상기 제 1 기판의 타측 상의 스페이서;상기 스페이서 상의 중부 전극;상기 스페이서의 측벽, 상기 중부 전극, 및 상기 하부 전극의 일부 상의 하부 채널 층;상기 하부 채널 층 상의 하부 게이트 절연 층;상기 하부 채널 층에 대응되는 상기 하부 게이트 절연 층 상의 공통 게이트 전극;상기 공통 게이트 전극 상의 상부 게이트 절연 층; 상기 스페이서 및 상기 중부 전극의 상기 상부 게이트 절연 층 상의 상부 전극;상기 상부 전극에 연결되고, 상기 상부 게이트 절연 층의 측벽 상에 배치된 상부 채널 층; 및상기 상부 채널 층의 일부에 연결되고, 상기 공통 게이트 전극 외곽의 상기 하부 게이트 절연 층 및 상기 상부 게이트 절연 층을 관통하여 상기 하부 전극에 연결되는 콘택 전극을 포함하는 표시 장치
|
| 17 |
17
제 16 항에 있어서,상기 반도체 소자는 인버터 회로를 포함하는 표시 장치
|
| 18 |
18
제 16 항에 있어서,상기 표시 패널은:제 2 기판 상에 일 방향으로 연장하는 데이터 라인; 및상기 데이터 라인에 교차하는 스캔 라인을 포함하되,상기 반도체 소자는 상기 스캔 라인에 연결되는 표시 장치
|
| 19 |
19
제 16 항에 있어서,상기 구동 회로는:상기 표시 패널의 일측 가장자리에 연결되는 스캔 구동 회로; 및상기 스캔 구동 회로와 교차하여 배열되는 데이터 구동 회로를 포함하는 표시 장치
|
| 20 |
20
제 19 항에 있어서,상기 스캔 구동 회로는 상기 반도체 소자를 포함하는 표시 장치
|
