맞춤기술찾기

이전대상기술

부동 소수점 연산 방법 및 장치

  • 기술번호 : KST2023002004
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 부동 소수점 연산 기술에 관한 것으로, 입력되는 적어도 두 개의 피연산자의 지수부를 비교한 결과에 기초하여 상기 적어도 두 개의 피연산자 중 어느 하나의 피연산자의 가수부의 비트 정보를 저장하고, 상기 적어도 두 개의 피연산자를 연산하여 상위 비트의 연산 결과를 출력하며, 상기 적어도 두 개의 피연산자의 연산시 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 가수부의 비트 정보에 추가하여 하위 비트의 연산 결과를 출력하는 것을 특징으로 한다. 이를 통해, 본 발명은 부동 소수점 덧셈 연산의 오류를 구하는 하드웨어를 부동 소수점 연산기에 추가하여 높은 정밀도의 연산을 가속할 수 있으며, 이를 지원하는 명령어를 통해 효율적인 프로세서를 구성할 수 있다.
Int. CL G06F 7/483 (2006.01.01) G06F 7/575 (2006.01.01) G06F 5/01 (2006.01.01) G06N 3/063 (2023.01.01)
CPC G06F 7/483(2013.01) G06F 7/575(2013.01) G06F 5/012(2013.01) G06N 3/063(2013.01)
출원번호/일자 1020220171706 (2022.12.09)
출원인 서울대학교산학협력단
등록번호/일자
공개번호/일자 10-2023-0090254 (2023.06.21) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020210178593   |   2021.12.14
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2022.12.09)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울대학교산학협력단 대한민국 서울특별시 관악구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이혁재 경기도 성남시 분당구
2 김보열 경기도 의왕시 내손중앙로 **,
3 김종찬 전라북도 전주시 덕진구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 제일특허법인(유) 대한민국 서울특별시 서초구 마방로 ** (양재동, 동원F&B빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2022.12.09 수리 (Accepted) 1-1-2022-1327895-36
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
부동 소수점 연산 장치의 부동 소수점 연산 방법에 있어서,입력되는 적어도 두 개의 피연산자의 지수부를 비교한 결과에 기초하여 상기 적어도 두 개의 피연산자 중 어느 하나의 피연산자의 가수부(mantissa)의 비트 정보를 저장하는 단계;상기 적어도 두 개의 피연산자를 연산하여 상위 비트의 연산 결과를 출력하는 단계; 및상기 적어도 두 개의 피연산자의 연산시 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 가수부의 비트 정보에 추가하여 하위 비트의 연산 결과를 출력하는 단계;를 포함하는부동 소수점 연산 방법
2 2
제 1 항에 있어서,상기 가수부의 비트 정보를 저장하는 단계는,상기 적어도 두 개의 피연산자의 지수부(exponent)가 동일한 값을 갖도록 시프트(shift) 연산을 수행하는 단계; 및상기 시프트 연산시 상기 적어도 두 개의 피연산자 중 작은 값의 지수부를 갖는 피연산자의 가수부의 비트 정보를 저장하는 단계;를 포함하는부동 소수점 연산 방법
3 3
제 2 항에 있어서,상기 시프트 연산은 오른쪽 시프트 연산인부동 소수점 연산 방법
4 4
부동 소수점 연산 장치의 부동 소수점 연산 방법에 있어서,입력되는 제1 피연산자 및 제2 피연산자의 지수부가 동일한 값을 갖도록 오른쪽 시프트 연산을 수행하는 단계;상기 오른쪽 시프트 연산시 상기 제2 피연산자의 버려지는 비트를 저장하는 단계;상기 제1 피연산자와 상기 제2 피연산자를 연산하여 상위 N비트의 연산 결과를 출력하는 단계; 및상기 제1 피연산자와 상기 제2 피연산자의 연산시 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 버려지는 비트에 추가하여 하위 N비트의 연산 결과를 출력하는 단계;를 포함하는부동 소수점 연산 방법
5 5
제 4 항에 있어서,상기 버려지는 비트는 상기 부동 소수점 연산 장치의 플립플롭의 가수부에 저장되는부동 소수점 연산 방법
6 6
제 4 항에 있어서,상기 추가하는 단계는,상기 상위 N비트의 연산 결과의 가수부를 왼쪽 시프트 연산 또는 오른쪽 시프트 연산을 수행하는 단계를 포함하는부동 소수점 연산 방법
7 7
제 6 항에 있어서,상기 왼쪽 시프트 연산시 상기 버려지는 비트의 가수부를 왼쪽 시프트 연산하는부동 소수점 연산 방법
8 8
제 4 항에 있어서,상기 오른쪽 시프트 연산시 상기 소실되는 비트를 상기 버려지는 비트의 최상위 비트에 첨부하는부동 소수점 연산 방법
9 9
제 7 항 또는 제 8 항에 있어서,상기 왼쪽 시프트 연산 또는 상기 오른쪽 시프트 연산에 대응하여 상기 버려지는 비트의 지수부를 조정하는 단계를 더 포함하는부동 소수점 연산 방법
10 10
제 4 항에 있어서,상기 제1 피연산자 및 상기 제2 피연산자의 지수부의 크기를 비교하여 상기 버려지는 비트의 부호(sign)부를 입력하는 단계를 더 포함하는부동 소수점 연산 방법
11 11
입력되는 적어도 두 개의 피연산자의 지수부를 비교하는 비교기;상기 비교기의 비교 결과를 기초로 상기 적어도 두 개의 피연산자 중 어느 하나의 피연산자의 가수부의 비트 정보를 플립플롭에 저장하도록 제어하는 제어기;상기 제어기의 제어를 기초로 상기 적어도 두 개의 피연산자를 가산 연산 또는 감산 연산하여 상위 비트의 연산 결과를 출력하는 제1 가감산기; 및상기 제1 가감산기의 가산 연산 또는 감산 연산 후 정규화 과정 및 반올림 과정에 의한 연산 결과를 출력하는 제2 가감산기;를 포함하되,상기 제어기는,상기 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 어느 하나의 피연산자의 가수부의 비트 정보에 추가하여 상기 제2 가감산기가 하위 비트의 연산 결과를 출력하도록 제어하는부동 소수점 연산 장치
12 12
제 11 항에 있어서,상기 적어도 두 개의 피연산자의 지수부가 동일한 값을 갖도록 시프트 연산을 수행하는 시프터;를 더 포함하고,상기 제어기는,상기 시프트 연산시 상기 적어도 두 개의 피연산자 중 작은 값의 지수부를 갖는 피연산자의 가수부의 비트 정보를 상기 플립플롭에 저장하는부동 소수점 연산 장치
13 13
제 12 항에 있어서,상기 시프트 연산은 오른쪽 시프트 연산인부동 소수점 연산 장치
14 14
입력되는 제1 피연산자 및 제2 피연산자의 지수부가 동일한 값을 갖도록 오른쪽 시프트 연산을 수행하고, 상기 제1 피연산자와 상기 제2 피연산자를 연산하여 상위 N비트의 연산 결과를 출력하며, 상기 제1 피연산자와 상기 제2 피연산자의 연산시 정규화 과정 및 반올림 과정에 의한 하위 N비트의 연산 결과를 출력하는 연산자; 및상기 오른쪽 시프트 연산시 상기 제2 피연산자의 버려지는 비트를 플립플롭에 저장하도록 제어하고, 상기 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 버려지는 비트에 추가하여 하위 N비트의 연산 결과를 출력하도록 상기 연산자를 제어하는 제어기;를 포함하는부동 소수점 연산 장치
15 15
컴퓨터 프로그램을 저장하고 있는 컴퓨터 판독 가능 기록매체로서,상기 컴퓨터 프로그램은,부동 소수점 연산 장치의 부동 소수점 연산 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하고,상기 방법은,입력되는 적어도 두 개의 피연산자의 지수부를 비교한 결과에 기초하여 상기 적어도 두 개의 피연산자 중 어느 하나의 피연산자의 가수부의 비트 정보를 저장하는 단계;상기 적어도 두 개의 피연산자를 연산하여 상위 비트의 연산 결과를 출력하는 단계; 및상기 적어도 두 개의 피연산자의 연산시 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 가수부의 비트 정보에 추가하여 하위 비트의 연산 결과를 출력하는 단계;를 포함하는컴퓨터 판독 가능한 기록매체
16 16
컴퓨터 판독 가능 기록매체에 저장된 컴퓨터 프로그램으로서,상기 컴퓨터 프로그램은,부동 소수점 연산 장치의 부동 소수점 연산 방법을 프로세서가 수행하도록 하기 위한 명령어를 포함하고,상기 방법은,입력되는 적어도 두 개의 피연산자의 지수부를 비교한 결과에 기초하여 상기 적어도 두 개의 피연산자 중 어느 하나의 피연산자의 가수부의 비트 정보를 저장하는 단계;상기 적어도 두 개의 피연산자를 연산하여 상위 비트의 연산 결과를 출력하는 단계; 및상기 적어도 두 개의 피연산자의 연산시 정규화 과정 및 반올림 과정을 거치면서 소실되는 비트를 상기 가수부의 비트 정보에 추가하여 하위 비트의 연산 결과를 출력하는 단계;를 포함하는기록매체에 저장된 컴퓨터 프로그램
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 에스케이텔레콤(주) 차세대지능형반도체기술개발(설계)(R&D) 2,000 TFLOPS급 서버 인공지능 딥러닝 프로세서 및 모듈 개발
2 과학기술정보통신부 아주대학교산학협력단 정보통신방송혁신인재양성(R&D) 지능형 의료영상 진단 솔루션 개발