| 1 |
1
뉴럴 네트워크 회로에 있어서,출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나를 가지는 저항성 메모리 소자를 포함하고, 입력 라인을 통해 입력 신호를 수신하는 경우에 응답하여 상기 저항성 메모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호를 생성하는 시냅스 메모리 셀;기준 라인(reference line)을 따라 배치되어 어플리케이션에 따라 미리 정해진 비율로 상기 제1 저항 값 또는 상기 제2 저항 값을 가지는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를 생성하는 기준 메모리 셀; 및상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 출력 회로를 포함하는 뉴럴 네트워크 회로
|
| 2 |
2
제1항에 있어서,상기 시냅스 메모리 셀은,상기 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함하고,상기 비트 개수의 저항성 메모리 소자들은,같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로
|
| 3 |
3
제2항에 있어서,상기 기준 메모리 셀은,상기 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함하고,상기 비트 개수의 기준 메모리 소자들은,같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로
|
| 4 |
4
제2항에 있어서,상기 기준 메모리 셀은,사인 비트를 표현하기 위한 기준 메모리 소자들을 포함하는,뉴럴 네트워크 회로
|
| 5 |
5
제1항에 있어서,상기 출력 회로는,상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 양의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로
|
| 6 |
6
제1항에 있어서,상기 출력 회로는,상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 음의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로
|
| 7 |
7
제1항에 있어서,상기 출력 회로는,상기 출력 신호를 임계치와 비교한 결과에 기초하여 다른 뉴런 회로로의 발화를 수행하는 누설 및 발화(Leaky Integration and Fire) 회로를 더 포함하는 뉴럴 네트워크 회로
|
| 8 |
8
제7항에 있어서,상기 LIF 회로는알짜 전류의 양의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 증가시키는,뉴럴 네트워크 회로
|
| 9 |
9
제7항에 있어서,상기 LIF 회로는알짜 전류의 음의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 감소시키는,뉴럴 네트워크 회로
|
| 10 |
10
제7항에 있어서,상기 LIF회로는,상기 출력 신호에 기초하여 누적되는 전압이 임계 시간 내에 임계 전압에 도달하지 않는 경우에 응답하여 상기 출력 신호를 누설하는,뉴럴 네트워크 회로
|
| 11 |
11
제7항에 있어서,상기 LIF 회로는,상기 출력 신호에 기초하여 누적되는 전압이 상기 임계치에 대응하는 임계 시간 내에 임계 전압에 도달하는 경우에 응답하여 상기 다른 뉴런 회로로의 발화를 수행하는,뉴럴 네트워크 회로
|
| 12 |
12
제7항에 있어서,복수의 메모리 소자들을 포함하고, 상기 복수의 메모리 소자들 중 설정된 상기 임계치에 기초하여 지정된 적어도 한 메모리 소자가 상기 제1 저항 값을 가지는, 임계 메모리 어레이(threshold memory array)를 더 포함하는 뉴럴 네트워크 회로
|
| 13 |
13
제12항에 있어서,상기 임계 생성 회로와 기준 워드 라인을 공유하고, 상기 기준 워드 라인을 따라 배치되어 상기 제2 저항 값을 가지는 추가 기준 메모리 소자를 가지는 추가 기준 메모리 셀을 더 포함하는 뉴럴 네트워크 회로
|
| 14 |
14
제13항에 있어서,상기 출력 회로는,상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성된 신호에 기초하여 상기 임계치에 대응하는 임계 시간을 설정하는,뉴럴 네트워크 회로
|
| 15 |
15
제14항에 있어서,상기 출력 회로는,상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성된 신호 간의 차이에 대응하는 전류의 누적을 개시하고, 상기 누적된 전류에 대응하는 전압이 임계 전압을 초과하는 경우에 상기 임계치에 대응하는 임계 시간을 지시하는 신호를 출력하는,뉴럴 네트워크 회로
|
| 16 |
16
제14항에 있어서,상기 출력 회로는,상기 임계 메모리 셀 및 상기 추가 기준 메모리 셀에 기초하여 결정된 상기 임계치에 대응하는 임계 시간을 상기 출력 라인에 대한 상기 출력 신호 및 다른 출력 라인에 대한 다른 출력 신호에 대해 적용하는,뉴럴 네트워크 회로
|
| 17 |
17
제1항에 있어서,같은 출력 라인에 연결된 시냅스 메모리 셀들의 저항성 메모리 소자들은 서로 병렬로 연결되는,뉴럴 네트워크 회로
|
| 18 |
18
제1항에 있어서,상기 출력 라인과 다른 출력 라인을 따라 배치되는 다른 시냅스 메모리 셀을 더 포함하고,상기 출력 회로는,상기 출력 라인 및 상기 다른 출력 라인의 각각에 대해 같은 기준 메모리 셀을 이용하여 개별적으로 출력 신호를 생성하는,뉴럴 네트워크 회로
|
| 19 |
19
제1항에 있어서,상기 출력 회로는,상기 시냅스 메모리 셀의 비트 별 상기 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호(column integrated signal)를 생성하고, 상기 기준 메모리 셀의 비트 별 상기 기준 신호를 누적함으로써 기준 누적 신호(reference integrated signal)를 생성하는 판독 회로를 포함하는 뉴럴 네트워크 회로
|
| 20 |
20
제19항에 있어서,상기 판독 회로는,상기 시냅스 메모리 셀 및 상기 기준 메모리 셀의 비트 별로 상기 컬럼 신호를 해당 비트에 대응하는 배수의 전류로 복사하는 커런트 미러를 포함하는,뉴럴 네트워크 회로
|
| 21 |
21
제19항에 있어서,상기 출력 회로는,상기 컬럼 누적 신호 및 상기 기준 누적 신호 간의 차이에 대응하는 상기 출력 신호를 생성하는,뉴럴 네트워크 회로
|
| 22 |
22
제21항에 있어서,상기 출력 회로는,상기 기준 누적 신호에 대응하는 전류를 노드를 향해 유입(flow in)시키고, 상기 컬럼 누적 신호에 대응하는 전류를 상기 노드로부터 유출(flow out)시킴으로써 상기 컬럼 누적 신호 및 상기 기준 누적 신호 간의 차이에 대응하는 전류가 흐르는 커패시터를 포함하는 뉴럴 네트워크 회로
|
| 23 |
23
제1항에 있어서,상기 출력 회로는,상기 입력 라인을 따라 수신되는 입력 신호 및 시냅스 가중치 간의 누적 곱(multiply and accumulation; MAC)을 상기 출력 신호를 해석한 결과에 기초하여 획득하고, 상기 획득된 누적 곱에 기초하여 결정된 노드 값을 다른 뉴런 회로로 전달하는,뉴럴 네트워크 회로
|
| 24 |
24
뉴럴 네트워크 회로의 동작 방법에 있어서,출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통해 입력 신호가 인가된 시냅스 메모리 셀의 저항성 메모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호를 생성하는 단계;기준 라인(reference line)을 따라 배치된 하나 이상의 메모리 셀 중 상기 입력 신호가 인가된 기준 메모리 셀의 기준 저항 값을 가지는 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를 생성하는 단계; 및상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 단계를 포함하고,상기 기준 저항 값은어플리케이션에 따라 제1 저항 값 및 상기 제1 저항 값과 상이한 제2 저항 값의 미리 정해진 조합에 기초하여 결정되는,뉴럴 네트워크 회로의 동작 방법
|
