| 1 |
1
차동 입력 쌍을 가지며, 소싱 전류를 흘리는 PMOS 트랜지스터를 구동하도록 다수의 MOS 트랜지스터를 포함하는 NMOS 입력 스테이지; 및 차동 입력 쌍을 가지며, 싱킹 전류를 흘리는 NMOS 트랜지스터를 구동하도록 다수의 MOS 트랜지스터를 포함하는 PMOS 입력 스테이지;로 구성되며, 상기 NMOS 입력 스테이지 및 PMOS 입력 스테이지는 각각 슬루 구간 동안 출력 구동 전류를 복사하여 상기 차동 입력 쌍의 바이어스 전류에 더하고, 이로 인해 증가된 출력 구동 전류를 다시 복사하여 상기 바이어스 전류에 더하는 제1, 제2 정귀환 루프를 구비하되, 상기 제1, 제2 정귀환 루프는 각 입력 스테이지의 일부 MOS 트랜지스터로 이루어는 것을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 2 |
2
제 1 항에 있어서, 상기 PMOS 트랜지스터를 구동하는 NMOS 입력 스테이지는 제1 및 제2 NMOS 트랜지스터에 의해 상기 차동 입력 쌍을 형성하고, 상기 차동 입력 쌍은 소 전류원인 제3 NMOS 트랜지스터로 소스단을 통해 바이어스 되며, 상기 차동 입력 쌍의 드레인은 고 전원 전압 측에서 캐스코드 전류 미러를 형성하고 있는 제5 내지 제8 PMOS 트랜지스터의 제5 및 제7 PMOS트랜지스터와 제6 및 제8 PMOS트랜지스터로 이루어진 가지로 각각 연결되고, 상기 제6 및 제8 PMOS 트랜지스터로 이루어진 가지에서 제9 NMOS 트랜지스터가 제8 PMOS 트랜지스터의 드레인에 연결되며, 제10 NMOS 트랜지스터가 상기 제9 NMOS 트랜지스터와 낮은 전원 전압측에서 미러를 형성하고, 상기 제10 NMOS 트랜지스터의 드레인이 상기 제5 및 제7 PMOS 트랜지스터로 이루어진 가지에서 제7 PMOS 트랜지스터의 드레인과 연결되고, 상기 제7 PMOS 트랜지스터의 드레인에 또 다른 소 전류원인 제4 NMOS 트랜지스터의 드레인를 연결하며, 제11 NMOS 트랜지스터가 상기 제9 NMOS 트랜지스터와 낮은 전원 전압측에서 미러를 형성하고, 그 드레인을 상기 차동 입력 쌍의 소스단을 통해 또 다른 바이어스 전류로 연결하도록 함을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 3 |
3
제 2 항에 있어서, 상기 제10 NMOS 트랜지스터 및 제11 NMOS 트랜지스터는 각각 상기 제9 NMOS 트랜지스터의 사이즈의 소정 배수인 것을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 4 |
4
제 2 항에 있어서, 상기 PMOS 트랜지스터가 상기 제5 PMOS 트랜지스터의 사이즈의 소정 배수이고, 상기 제5 PMOS 트랜지스터와 각각 미러를 형성하는 것을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 5 |
5
제 2 항에 있어서, 상기 제5 PMOS 트랜지스터 - 제6 PMOS 트랜지스터 - 제9 NMOS 트랜지스터 - 제10 NMOS 트랜지스터로 상기 제1 정귀환 루프를 형성하고, 상기 제5 PMOS 트랜지스터- 제6 PMOS 트랜지스터 - 제9 NMOS 트랜지스터 - 제11 NMOS 트랜지스터 - 제1 NMOS 트랜지스터로 상기 제2 정귀환 루프를 형성함을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 6 |
6
제 1 항에 있어서, 상기 NMOS 트랜지스터를 구동하는 PMOS 입력 스테이지는 제1 및 제2 PMOS 트랜지스터에 의해 상기 차동 입력 쌍을 형성하고, 상기 차동 입력 쌍은 소 전류원인 제3 PMOS 트랜지스터로 소스단을 통해 바이어스 되며, 상기 차동 입력 쌍의 드레인은 낮은 전원 전압 측에서 캐스코드 전류 미러를 형성하고 있는 제5 내지 제8 NMOS 트랜지스터의 제5 및 제7 NMOS 트랜지스터와 제6 및 제8 NMOS 트랜지스터로 이루어진 가지로 각각 연결되고, 상기 제6 및 제8 NMOS 트랜지스터로 이루어진 가지에서 제9 PMOS 트랜지스터가 제8 NMOS 트랜지스터의 드레인에 연결되며, 제10 PMOS 트랜지스터가 상기 제9 PMOS 트랜지스터와 높은 전원 전압측에서 미러를 형성하고, 상기 제10 PMOS 트랜지스터의 드레인이 상기 제5 및 제7 NMOS 트랜지스터로 이루어진 가지에서 제7 NMOS 트랜지스터의 드레인과 연결되고, 상기 제7 NMOS 트랜지스터의 드레인에 또 다른 소 전류원인 제4 PMOS 트랜지스터의 드레인을 연결하며, 제11 PMOS 트랜지스터가 상기 제9 PMOS 트랜지스터와 높은 전원 전압측에서 미러를 형성하고, 그 드레인을 상기 차동 입력 쌍의 소스단을 통해 또 다른 바이어스 전류로 연결하도록 함을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 7 |
7
제 6 항에 있어서, 상기 제10 PMOS 트랜지스터 및 제11 PMOS 트랜지스터는 각각 상기 제9 PMOS 트랜지스터의 사이즈의 소정 배수인 것을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 8 |
8
제 6 항에 있어서, 상기 NMOS 트랜지스터가 상기 제5 NMOS 트랜지스터의 사이즈의 소정 배수이고, 상기 제5 NMOS 트랜지스터와 각각 미러를 형성하는 것을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 9 |
9
제 6 항에 있어서, 상기 제5 NMOS 트랜지스터 - 제6 NMOS 트랜지스터 - 제9 PMOS 트랜지스터 - 제10 PMOS 트랜지스터로 상기 제1 정귀환 루프를 형성하고, 상기 제5 NMOS 트랜지스터- 제6 NMOS 트랜지스터 - 제9 PMOS 트랜지스터 - 제11 PMOS 트랜지스터 - 제1 PMOS 트랜지스터로 상기 제2 정귀환 루프를 형성함을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 10 |
10
제 1 항에 있어서, 상기 NMOS 입력 스테이지와 PMOS 입력 스테이지의 두 차동 입력 전압이 입력되는 비반전 전압 입력단 및 반전 전압 입력단 중 비반전 전압 입력단은 비반전 전압 입력단끼리 연결되고, 반전 전압 입력단은 반전 전압 입력단끼리 서로 연결되며, 상기 PMOS 트랜지스터 및 NMOS 트랜지스터의 드레인을 서로 연결한 노드를 출력으로 함을 특징으로 하는 평판 디스플레이 구동용 저소비전력 고슬루율 증폭기
|
| 11 |
11
제 1 항에 따른 고슬루율 증폭기의 출력단과 반전 입력단을 연결한 것을 특징으로 하는 버퍼 증폭기
|
| 12 |
12
제 1 항에 따른 고슬루율 증폭기를 버퍼 증폭기로 이용함을 특징으로 하는 LCD 드라이버
|
| 13 |
13
제 1 항에 따른 고슬루율 증폭기를 버퍼 증폭기로 이용함을 특징으로 하는 필드 방출 디스플레이(FED) 드라이버
|
| 14 |
14
제 1항에 따른 고슬루율 증폭기를 버퍼 증폭기로 이용함을 특징으로 하는 유기 발광 다이오드(OLED) 드라이버
|
