맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

디스플레이 구동 장치

  • 기술번호 : KST2016003663
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 디스플레이 구동 장치에 관한 것이다. 더욱 상세하게는 평판 디스플레이용 드라이버 집적회로에서 저항 및 커패시터를 이용한 디스플레이 구동 장치에 관한 것이다.본 발명에 따른 저항 및 커패시터를 이용한 디스플레이 구동 장치는 감마 기준 전압원, 보조 기준 전압원, 패스 트랜지스터 로직, 전압-전류 변환기, 디지털/아날로그 변환기 및 피드백 경로 상에 저항 또는 커패시터가 설치된 출력 버퍼를 포함한다.본 발명에 따르면, 보조 기준 전압을 사용함으로써 그에 따른 디스플레이 구동 장치에 구성된 회로의 면적을 감소시킬 수 있다. 또한, 디스플레이 구동장치의 정확성 및 균일성을 향상시킬 수 있다.감마 기준 전압, 디지털/아날로그 변환기, 컬럼 드라이버 집적회로(Column Driver Integrated Circuit), 로우 드라이버 집적회로(Row Driver Integrated Circuit)
Int. CL G09G 3/30 (2006.01) G09G 3/20 (2006.01) H03M 1/66 (2006.01) G09G 3/36 (2006.01)
CPC G09G 3/2096(2013.01) G09G 3/2096(2013.01) G09G 3/2096(2013.01) G09G 3/2096(2013.01)
출원번호/일자 1020070054793 (2007.06.05)
출원인 한국과학기술원
등록번호/일자 10-0819427-0000 (2008.03.28)
공개번호/일자
공고번호/일자 (20080404) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.06.05)
심사청구항수 19

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 조규형 대한민국 충남 공주시
2 이형민 대한민국 대구광역시 달서구
3 손영석 대한민국 대전광역시 유성구
4 전용준 대한민국 대전광역시 유성구
5 전진용 대한민국 대구광역시 서구
6 정승철 대한민국 광주광역시 광산구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 (주)미래큐브 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.06.05 수리 (Accepted) 1-1-2007-0409099-79
2 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.08.02 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0563739-60
3 선행기술조사의뢰서
Request for Prior Art Search		 2007.12.21 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2008.01.15 수리 (Accepted) 9-1-2008-0003864-78
5 등록결정서
Decision to grant		 2008.03.27 발송처리완료 (Completion of Transmission) 9-5-2008-0170870-18
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
하이 레벨 감마 기준 전압 및 로우 레벨 감마 기준 전압을 공급하는 감마 기준 전압원;상기 하이 레벨 감마 기준 전압 및 상기 로우 레벨 감마 기준 전압의 범위 내에서 서로 인접한 두 기준 전압의 차이 전압을 K(K는 1이상의 양의 정수)배만큼 증폭시킨 보조 기준 전압으로 공급하는 보조 기준 전압원;M(M은 양의 정수)비트의 데이터 신호 중 상위 N(N는 M미만의 양의 정수)비트 데이터 신호에 대응하는 상기 하이 레벨 감마 기준 전압, 로우 레벨 감마 기준 전압 및 보조 기준 전압을 선택하는 패스 트랜지스터 로직;상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 전류로 변환하는 전압-전류 변환기;상기 전압-전류 변환기에서 출력된 전류를 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 대응하는 전류로 변환하는 디지털/아날로그 변환기; 상기 패스 트랜지스터 로직에서 선택된 상기 하이 레벨 감마 기준 전압을 입력받는 비반전 단자 및 상기 디지털/아날로그 변환기의 출력 전류를 입력받는 반전 단자를 갖으며, 상기 반전 단자와 연결된 피드백 경로 상에 제1 저항이 설치된 하이 레벨 출력 버퍼; 및상기 패스 트랜지스터 로직에서 선택된 상기 로우 레벨 감마 기준 전압을 입력받는 비반전 단자 및 상기 디지털/아날로그 변환기의 출력 전류를 입력받는 반전 단자를 갖으며, 상기 반전 단자와 연결된 피드백 경로 상에 제2 저항이 설치된 로우 레벨 출력 버퍼;를 포함하는 디스플레이 구동 장치
2 2
제1항에 있어서,상기 패스 트랜지스터 로직은 상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 하이 레벨 감마 기준 전압을 선택하는 2N개의 스위치;상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 로우 레벨 감마 기준 전압을 선택하는 2N개의 스위치; 및상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 보조 기준 전압을 선택하는 2N개의 스위치;를 포함하는, 디스플레이 구동 장치
3 3
제1항에 있어서,상기 전압-전류 변환기는 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 입력 받는 제1 전압-전류 변환기; 및 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 입력 받는 제2 전압-전류 변환기;를 포함하는, 디스플레이 구동 장치
4 4
제3항에 있어서,상기 디지털/아날로그 변환기는 상기 제1 전압-전류 변환기의 출력 전류를 입력받고, 상기 하이 레벨 출력 버퍼의 반전 단자와 연결된 제1 디지털/아날로그 변환기; 및상기 제2 전압-전류 변환기의 출력 전류를 입력받고, 상기 로우 레벨 출력 버퍼의 반전 단자와 전기적으로 연결된 제2 디지털/아날로그 변환기;를 포함하는, 디스플레이 구동 장치
5 5
제3항에 있어서,상기 제1 전압-전류 변환기는 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 비반전 단자로 입력받는 제1 전압-전류 앰프; 및상기 제1 전압-전류 앰프의 반전 단자와 연결된 피드백 경로 상에 설치된 제3 저항;을 포함하고,상기 제2 전압-전류 변환기는 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 비반전 단자로 입력받는 제2 전압-전류 앰프; 및상기 제2 전압-전류 앰프의 반전 단자와 연결된 피드백 경로 상에 설치된 제4 저항;을 포함하는, 디스플레이 구동 장치
6 6
제4항에 있어서,상기 제2 디지털/아날로그 변환기와 상기 로우 레벨 출력 버퍼의 반전 단자 사이에 설치된 스윙 전류 미러를 더 포함하는, 디스플레이 구동 장치
7 7
제4항에 있어서,상기 제1 디지털/아날로그 변환기 및 제2 디지털/아날로그 변환기는상기 전압-전류 변환기에서 입력받은 전류를 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 대응하는 전류로 변환하는 전류 변환부; 및 상기 전압-전류 변환기의 출력 전류 및 바이어스 전압을 입력 받는 복수개의 NMOS 트랜지스터;를 각각 포함하는, 디스플레이 구동 장치
8 8
제7항에 있어서,상기 제1 디지털/아날로그 변환기의 전류 변환부는 전원 전압원 측과 상기 하이 레벨 출력 버퍼 사이에서 캐스코드로 연결된 복수개의 PMOS 트랜지스터를 포함하고,상기 제2 디지털/아날로그 변환기의 전류 변환부는 상기 전원 전압원 측과 상기 스윙 전류 미러 사이에서 캐스코드로 연결된 복수개의 PMOS 트랜지스터를 포함하는, 디스플레이 구동 장치
9 9
제5항에 있어서,상기 제3 저항은 상기 제1 저항보다 상기 K배만큼 큰 저항 값을 갖고, 상기 제4 저항은 상기 제2 저항보다 상기 K배만큼 큰 저항 값을 갖는, 디스플레이 구동 장치
10 10
제1항에 있어서,상기 하이 레벨 출력 버퍼는 상기 패스 트랜지스터 로직으로 부터 입력받은 하이 레벨 감마 기준 전압과 상기 제2 저항 양단의 전압이 가산된 전압을 출력하는, 디스플레이 구동 장치
11 11
제1항에 있어서,상기 로우 레벨 출력 버퍼는 상기 패스 트랜지스터 로직으로 부터 입력받은 로우 레벨 감마 기준 전압에서 상기 제4 저항 양단의 전압이 감산된 전압을 출력하는, 디스플레이 구동 장치
12 12
하이 레벨 감마 기준 전압 및 로우 레벨 감마 기준 전압을 공급하는 감마 기준 전압원;상기 하이 레벨 감마 기준 전압 및 상기 로우 레벨 감마 기준 전압의 범위 내에서 서로 인접한 두 기준 전압들의 차이 전압을 K(K는 1이상의 양의 정수)배만큼 증폭시킨 보조 기준 전압으로 공급하는 보조 기준 전압원;M(M은 양의 정수)비트의 데이터 신호 중 상위 N(N는 M미만의 양의 정수)비트 데이터 신호에 대응하는 상기 하이 레벨 감마 기준 전압, 로우 레벨 감마 기준 전압 및 보조 기준 전압을 선택하는 패스 트랜지스터 로직;상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호에 대응하는 전류로 변환하는 디지털/아날로그 변환기; 상기 패스 트랜지스터 로직에서 선택된 상기 하이 레벨 감마 기준 전압을 입력받는 비반전 단자 및 상기 디지털/아날로그 변환기의 출력 전류를 입력받는 반전 단자를 갖으며, 상기 반전 단자와 연결된 피드백 경로 상에 제1 커패시터가 설치된 하이 레벨 출력 버퍼; 및상기 패스 트랜지스터 로직에서 선택된 상기 로우 레벨 감마 기준 전압을 입력받는 비반전 단자 및 상기 디지털/아날로그 변환기의 출력 전류를 입력받는 반전 단자를 갖으며, 상기 반전 단자와 연결된 피드백 경로 상에 제2 커패시터가 설치된 로우 레벨 출력 버퍼;를 포함하는 디스플레이 구동 장치
13 13
제12항에 있어서,상기 패스 트랜지스터 로직은 상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 하이 레벨 감마 기준 전압을 선택하는 2N개의 스위치;상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 로우 레벨 감마 기준 전압을 선택하는 2N개의 스위치; 및상기 M비트의 데이터 신호 중 상위 N비트 데이터 신호에 따라 상기 보조 기준 전압을 선택하는 2N개의 스위치;를 포함하는 디스플레이 구동 장치
14 14
제12항에 있어서,상기 디지털/아날로그 변환기는 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 입력 받고, 상기 하이 레벨 출력 버퍼의 반전 단자와 전기적으로 연결된 제1 디지털/아날로그 변환기; 및 상기 패스 트랜지스터 로직에서 선택된 상기 보조 기준 전압을 입력 받고, 상기 로우 레벨 출력 버퍼의 반전 단자와 전기적으로 연결된 제2 디지털/아날로그 변환기;를 포함하는, 디스플레이 구동 장치
15 15
제14항에 있어서,상기 제1 디지털/아날로그 변환기는 (M-N)개의 제1 단위 충/방전부를 포함하고,상기 제1 단위 충/방전부는 상기 하이 레벨 출력 버퍼의 반전 단자에 일단이 연결된 제3 커패시터;상기 제3 커패시터의 타단에 드레인이 연결되고, 상기 패스 트랜지스터 로직에서 출력된 보조 기준 전압을 소스로 인가받고, 제1 클록 신호를 게이트로 입력받는 제1 트랜지스터;상기 제3 커패시터의 타단에 드레인이 연결되고, 상기 제1 클록 신호와 반전되고 역위상인 제2 클록 신호를 게이트로 입력받는 제2 트랜지스터; 및상기 제2 트랜지스터와 캐스코드 연결되고, 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호를 게이트로 입력받고, 소스가 접지된 제3 트랜지스터;를 포함하고,상기 제2 디지털/아날로그 변환기는 (M-N)개의 제2 단위 충/방전부를 포함하고,상기 제2 단위 충/방전부는상기 로우 레벨 출력 버퍼의 반전 단자에 일단이 연결된 제4 커패시터;상기 제4 커패시터의 타단에 드레인이 연결되고, 상기 제1 클록 신호를 게이트로 입력받고, 소스가 접지된 제4 트랜지스터;상기 제4 커패시터의 타단에 드레인이 연결되고, 상기 제2 클록 신호를 게이트로 입력받는 제5 트랜지스터; 및상기 제5 트랜지스터와 캐스코드 연결되고, 상기 패스 트랜지스터 로직에서 출력된 보조 기준 전압을 소스로 입력받고, 상기 M비트의 데이터 신호 중 하위 (M-N)비트 데이터 신호를 게이트로 입력받는 제6 트랜지스터;를 포함하는, 디스플레이 구동 장치
16 16
제15항에 있어서,상기 하이 레벨 출력 버퍼는상기 하이 레벨 출력 버퍼의 비반전 단자가 드레인에 연결되고, 상기 제1 커패시터의 일단이 소스에 연결되고, 상기 제2 클록 신호를 게이트로 입력받는 제1 PMOS 트랜지스터; 상기 제1 커패시터의 일단이 소스에 연결되고, 상기 하이 레벨 출력 버퍼의 출력단자가 드레인에 연결되고, 상기 제2 클록 신호와 반전된 데이터 값을 게이트로 입력받는 제2 PMOS 트랜지스터; 및상기 제1 커패시터의 타단이 소스에 연결되고, 상기 하이 레벨 출력 버퍼의 출력단자가 드레인에 연결되고, 상기 제2 클록 신호를 게이트로 입력받는 제3 PMOS 트랜지스터;를 더 포함하는 디스플레이 구동 장치
17 17
제15항에 있어서,상기 로우 레벨 출력 버퍼는상기 로우 레벨 출력 버퍼의 비반전 단자가 소스에 연결되고, 상기 제2 커패시터의 일단이 드레인에 연결되고, 상기 제2 클록 신호와 반전된 데이터 값을 게이트로 입력받는 제1 NMOS 트랜지스터; 상기 제2 커패시터의 일단이 드레인에 연결되고, 상기 로우 레벨 출력 버퍼의 출력 단자가 소스에 연결되고, 상기 제2 클록 신호를 게이트로 입력받는 제2 NMOS 트랜지스터; 및 상기 제2 커패시터의 타단이 드레인에 연결되고, 상기 로우 레벨 출력 버퍼의 출력단자가 소스에 연결되고, 상기 제2 클록 신호와 반전된 데이터 값을 게이트로 입력받는 제3 NMOS 트랜지스터;를 더 포함하는 디스플레이 구동 장치
18 18
제12항에 있어서,상기 하이 레벨 출력 버퍼는 상기 패스 트랜지스터 로직으로 부터 입력받은 하이 레벨 감마 기준 전압과 상기 제1 커패시터에 충전된 전압이 가산된 전압을 출력하는, 디스플레이 구동 장치
19 19
제12항에 있어서,상기 로우 레벨 출력 버퍼는 상기 패스 트랜지스터 로직으로 부터 입력받은 로우 레벨 감마 기준 전압에서 상기 제2 커패시터에 충전된 전압이 감산된 전압을 출력하는, 디스플레이 구동 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.