| 1 |
1
1상한 쵸퍼나 4상한 쵸퍼에서의 출력전압의 주파수가 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 구형파 입력신호(Vin)와, 기준 전압(Vref)을 비교하여 상기 입력신호(Vin)의 로직레벨 변환신호(Vlog)를 발생하기 위한 비교기와;기준 클럭(CLK1)을 발생시키기 위한 기준 클럭 발생기와;상기 기준 클럭(CLK1)을 적어도 4분주 이상 분주된 클럭신호(CLK2)를 발생시키는 분배기와, 상기 기준 클럭(CLK1)과 상기 비교기 회로에서 출력된 로직레벨 변환신호(Vlog)를 입력하여 제어신호(CNT1,CNT2,CNT3,CNT4,CNT5)를 발생시키기 위한 제어신호 발생기와, 상기 클럭신호(CLK2)를 입력받아 상기 제어신호(CNT5)의 상태에 따라서 클리어되거나, 계수하거나 또는 계수기 데이터를 곱셈기에 제공하기 위한 펄스 계수기를 포함하는 FPGA부와;상기의 제어신호(CNT1)에 따라서 상기 구형파 입력신호(Vin)의 전압크기를 샘플 앤드 홀드한 신호(V1)를 발생하기 위한 제 1의 S/H부와;상기의 제어신호(CNT2)에 따라서 상기 펄스 계수기의 데이터 값과 상기 제 1의 S/H부의 출력신호(V1)를 곱하여 신호(V2)를 발생시키기 위한 곱셈기와;상기의 제어신호(CNT3)에 따라서 곱셈기의 출력신호(V2)를 샘플 앤드 홀드한 신호(V3)를 발생하기 위한 제 2의 S/H부와;입력신호(Vin)의 로직레벨 변환신호(Vlog)의 네가티브 에지를 기준으로 출력되어 샘플 앤드 홀드된 신호(V3)와 포지티브 및 네가티브 에지 2가지 모두에서 출력되는 신호 V2를 가산하여 가산된 신호(V4)를 출력하기 위한 가산기; 및상기 가산기의 출력신호(V4)를 제어신호(CNT4)에 따라서 샘플 앤드 홀드한 신호(Vout)를 출력하기 위한 제 3의 S/H부로 구성됨을 특징으로 하는 실시간 구형파-평균치 변환 회로
|
| 2 |
2
제 1항에 있어서, 1상한 쵸퍼나 4상한 쵸퍼 응용 분야에서 출력전압의 주파수는 고정되어 있고 구형파이면서 Duty 비가 변하는 파형으로부터 실시간으로 구형파의 평균치를 취득하기 위한 구형파를 입력단자에 입력하고;상기 신호에서 포지티브 에지에서 정극성의 인가전압 크기를 제 1의 S/H부에서 샘플 앤드 홀드하며;정극성의 전압이 인가되는 시간을 계수 하고 있다가 네가티브 에지를 만나면 샘플 앤드 홀드하고 있던 정극성 전압의 크기와 정극성 계수기 값을 곱하여 상기 제 2의 S/H부에서 샘플 앤드 홀드하고 이를 가산기의 정극성 단자로 입력하고 난 후, 다시 부극성의 인가전압 크기를 제 1의 S/H부에서 샘플 앤드 홀드하고 또한 부극성의 전압이 인가되는 시간을 계수 하고 있다가 포지티브 에지를 만나면 샘플 앤드 홀드하고 있던 부극성 전압의 크기와 부극성 계수기 값을 곱하여 상기 가산기의 부극성 입력단자로 입력됨을 특징으로 하는 실시간 구형파-평균치 변환 회로
|
| 3 |
3
제 1항에 있어서, 상기 가산기의 정극성 입력단자에는 네가티브 에지에서 출력하였던 상기 제 2의 S/H부에서 샘플 앤드 홀드하고 있던 정극성의 신호가 입력되어 있고 포지티브 에지에서 출력한 부극성의 신호와 가산하여 제 3의 S/H부에서 샘플 앤드 홀드한 후 신호를 출력단자로 출력하도록 함을 특징으로 하는 실시간 구형파-평균치 변환 회로
|
| 4 |
4
제 1항에 있어서, 상기 쵸퍼의 경우 스위칭 주파수를 고정하여도 제어방법에 따라서 출력전압은 몇 주기 동안 계속해서 정극성이나 부극성의 전압만이 출력될 수 있으며 이러한 경우에는 기준 클럭을 활용하여 매 스위칭 주파수의 주기마다 상기 샘플 앤드 홀드부나 곱셈기에 필요한 제어신호를 발생시켜서 실시간으로 입력신호의 평균치를 출력하도록 함을 특징으로 하는 실시간 구형파-평균치 변환 회로
|
