맞춤기술찾기

이전대상기술

다중 프로세서용 메모리 장치 및 이를 포함하는 메모리 시스템

  • 기술번호 : KST2015000097
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 다수의 접근 요청을 처리할 수 있는 다중 프로세서용 메모리 장치 및 이를 포함하는 메모리 시스템을 개시한다.메모리 장치는 메모리 컨트롤러로부터 명령 및 제어 신호를 수신 받을 수 있는 하나의 명령어 및 제어신호 포트와, 메모리 컨트롤러로부터 주소 신호를 수신 받을 수 있는 하나의 주소 포트와, 메모리 컨트롤러의 다수의 메모리 접근 요청을 동시에 처리할 수 있도록 독립적으로 구동하는 복수 개의 채널을 형성하는 데이터 포트 및 명령어 및 제어신호 포트와 상기 주소 포트를 통해 복수 개의 메모리 접근 요청이 순차적으로 전송되면 상기 복수 개의 메모리 접근 요청을 동시에 처리할 수 있도록 복수 개의 서브 뱅크 단위로 분리된 복수 개의 메모리 뱅크를 포함하므로, 복수 개의 채널 및 서브뱅크를 이용하여 다수의 메모리 접근 요청을 동시에 처리할 수 있다.
Int. CL G06F 13/16 (2006.01) G06F 12/00 (2006.01)
CPC G06F 3/00(2013.01) G06F 3/00(2013.01)
출원번호/일자 1020130147780 (2013.11.29)
출원인 숭실대학교산학협력단
등록번호/일자 10-1533685-0000 (2015.06.29)
공개번호/일자 10-2015-0062784 (2015.06.08) 문서열기
공고번호/일자 (20150703) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.11.29)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 숭실대학교산학협력단 대한민국 서울특별시 동작구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이찬호 대한민국 서울 서초구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 윤귀상 대한민국 서울특별시 금천구 디지털로*길 ** ***호 (가산동, 한신IT타워*차)(디앤특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 숭실대학교산학협력단 대한민국 서울특별시 동작구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.11.29 수리 (Accepted) 1-1-2013-1096644-20
2 선행기술조사의뢰서
Request for Prior Art Search
2014.06.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2014.07.10 수리 (Accepted) 9-1-2014-0054309-31
4 의견제출통지서
Notification of reason for refusal
2014.10.15 발송처리완료 (Completion of Transmission) 9-5-2014-0701325-54
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.12.15 수리 (Accepted) 1-1-2014-1215787-99
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.12.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-1215788-34
7 최후의견제출통지서
Notification of reason for final refusal
2015.04.24 발송처리완료 (Completion of Transmission) 9-5-2015-0275228-31
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2015.04.27 수리 (Accepted) 1-1-2015-0410701-69
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2015.04.27 보정승인 (Acceptance of amendment) 1-1-2015-0410702-15
10 등록결정서
Decision to grant
2015.06.26 발송처리완료 (Completion of Transmission) 9-5-2015-0430530-63
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2016.08.04 수리 (Accepted) 4-1-2016-5110636-51
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
메모리 컨트롤러로부터 명령어 및 제어 신호를 수신 받을 수 있는 하나의 명령어 및 제어신호 포트;상기 메모리 컨트롤러로부터 주소 신호를 수신 받을 수 있는 하나의 주소 포트;상기 메모리 컨트롤러의 다수의 메모리 접근 요청을 동시에 처리할 수 있도록 독립적으로 구동하는 복수 개의 채널을 형성하는 데이터 포트;상기 메모리 컨트롤러로부터 메모리 접근 요청이 수신된 순서에 따라 메모리 접근 요청을 메모리 뱅크로 전달하거나 메모리 내부 상황에 따라 정렬된 순서에 따라 메모리 접근 요청을 상기 메모리 뱅크로 전달하는 메모리 리퀘스트 큐; 및상기 명령어 및 제어신호 포트와 상기 주소 포트를 통해 복수 개의 메모리 접근 요청이 순차적으로 전송되면 상기 복수 개의 메모리 접근 요청에 따른 작업을 동시에 처리할 수 있도록 복수 개의 서브 뱅크 단위로 분리된 복수 개의 메모리 뱅크를 포함하고,상기 데이터 포트의 데이터 채널이 복수 개 마련되고, 상기 데이터 채널의 데이터 폭이 서로 간에 동일하거나 비동일하게 마련될 수 있고, 독립적으로 구동하는 채널의 수를 변경할 수 있는 다중프로세서용 메모리 장치
2 2
삭제
3 3
제 1 항에 있어서,상기 데이터 포트의 복수 개의 데이터 채널은 동시에 처리할 수 있는 메모리 접근 요청의 개수만큼 마련되는 다중프로세서용 메모리 장치
4 4
제 1 항에 있어서,상기 메모리 뱅크에 마련되는 복수 개의 서브뱅크는 서로 간에 다른 주소 영역을 가지고 있으며, 상기 메모리 접근 요청이 복수 개의 서브뱅크 각각에 전달되면 동시에 처리 가능한 다중프로세서용 메모리 장치
5 5
제 1 항에 있어서,상기 메모리 뱅크에 포함되는 복수 개의 서브뱅크는 센스 앰프를 각각 포함하여 마련되는 다중프로세서용 메모리 장치
6 6
복수 개의 메모리 접근 요청을 동시에 처리할 수 있도록 독립적으로 구동하는 복수 개의 채널을 형성하며, 데이터 채널의 데이터 폭이 서로 간에 동일하거나 비동일하게 마련될 수 있으며, 독립적으로 구동하는 채널의 수를 변경할 수 있는 데이터 포트, 상기 메모리 접근 요청이 수신된 순서에 따라 메모리 접근 요청을 처리하거나 메모리 내부 상황에 따라 정렬된 순서에 따라 메모리 접근 요청을 처리하는 메모리 리퀘스트 큐와 복수 개의 서브뱅크 단위로 분리된 메모리 뱅크를 포함하는 메모리 장치 및상기 메모리 장치에 다수의 메모리 접근 요청을 동시에 수행할 수 있도록 복수 개의 채널을 형성하여 연결되고, 상기 메모리 장치의 데이터의 입출력을 제어할 수 있는 메모리 컨트롤러를 포함하는 메모리 시스템
7 7
제 6 항에 있어서,상기 복수 개의 서브 뱅크는 각각 센스 앰프를 포함하며, 서로 간에 다른 주소 영역을 가지고 있는 메모리 시스템
8 8
제 6 항에 있어서,상기 메모리 장치와 상기 메모리 컨트롤러는 한 개의 주소 채널, 한 개의 명령어 및 제어신호 채널, 복수 개의 데이터 채널로 연결되는 메모리 시스템
9 9
제 6 항에 있어서,상기 데이터 포트의 데이터 채널은 동시에 처리할 수 있는 메모리 접근 요청의 개수만큼 마련되는 메모리 시스템
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US09740657 US 미국 FAMILY
2 US20150153966 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2015153966 US 미국 DOCDBFAMILY
2 US9740657 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.