| 1 |
1
직렬로 연결되며, 순차적으로 각각 서로 다른 로직값의 클럭신호에서 제1 입력 데이터를 래치하는 제1-1 래치 및 제1-2 래치; 직렬로 연결되며, 순차적으로 각각 서로 다른 로직값의 클럭신호에서 제2 입력 데이터를 래치하는 제2-1 래치 및 제2-2 래치; 선택신호에 따라 상기 제1-1 래치 및 상기 제2-1 래치를 구동하는 클럭신호를 선택하는 제1,2 클럭 선택기; 및 상기 제1-2 래치와 상기 제2-2 래치에 의해 래치된 제1, 2 입력 데이터 중 어느 하나를 선택하여 출력하는 데이터 선택기 를 포함하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 2 |
2
제 1항에 있어서, 상기 제1-1 래치 및 상기 제2-2 래치는 상기 클럭신호의 로직값이 "0"인 경우 입력 데이터를 래치하며,상기 제1-2 래치 및 상기 제2-1 래치는 상기 클럭신호의 로직값이 "1"인 경우 입력 데이터를 래치하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 3 |
3
제 1항에 있어서, 상기 제1,2 클럭 선택기 및 상기 데이터 선택기는 두 입력 데이터 중 하나를 선택하여 출력하는 2:1 멀티플렉서인 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 4 |
4
제 1항에 있어서, 상기 선택신호가 "0"인 경우, 상기 제1 클럭 선택기는 상기 제1-1 래치를 구동하는 클럭신호로 외부 입력 클럭신호를 선택하며, 상기 제1-1 래치는 상기 선택된 클럭신호의 값이 "0"일 때 상기 제1 입력 데이터를 래치하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 5 |
5
제 1항에 있어서, 상기 선택신호가 "0"인 경우, 상기 제2 클럭 선택기는 상기 제2-1 래치를 구동하는 클럭신호로 "1"을 선택하여 출력하며, 상기 제2-1 래치는 상기 선택된 "1"에 따라 상기 제2 입력 데이터를 그대로 출력하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 6 |
6
제 1항에 있어서, 상기 선택신호가 "0"인 경우, 상기 제1 입력 데이터는 상기 제1-1 래치 및 상기 제1-2 래치에 의해 순차적으로 래치되며, 상기 제2 입력 데이터는 상기 제2-1 래치를 통과하여 상기 제2-2 래치에 의해서 래치되는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 7 |
7
제 1항에 있어서, 상기 선택신호가 "0"인 경우, 상기 제2 입력 데이터가 상기 제1 입력 데이터 보다 먼저 상기 데이터 선택기로 입력되어 선택되는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 8 |
8
제 1항에 있어서, 상기 선택신호가 "1"인 경우, 상기 제1 클럭 선택기는 상기 제1-1 래치를 구동하는 클럭신호로 "0"을 선택하여 출력하며, 상기 제1-1 래치는 상기 선택된 "0"에 따라 상기 제1 입력 데이터를 그대로 출력하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 9 |
9
제 1항에 있어서, 상기 선택신호가 "1"인 경우, 상기 제2 클럭 선택기는 상기 제2-1 래치를 구동하는 클럭신호로 외부 입력 클럭신호를 선택하며, 상기 제2-1 래치는 상기 선택된 클럭신호의 값이 "1"일 때 상기 제2 입력 데이터를 래치하는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 10 |
10
제 1항에 있어서, 상기 선택신호가 "1"인 경우, 상기 제1 입력 데이터는 상기 제1-1 래치를 통과하여 상기 제1-2 래치에 의해서 래치되며, 상기 제2 입력 데이터는 상기 제2-1 래치 및 상기 제2-2 래치에 의해 순차적으로 래치되는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 11 |
11
제 1항에 있어서, 상기 선택신호가 "1"인 경우, 상기 제1 입력 데이터가 상기 제2 입력 데이터 보다 먼저 상기 데이터 선택기로 입력되어 선택되는 것을 특징으로 하는 데이터의 출력 순서를 제어할 수 있는 멀티플렉서
|
| 12 |
12
선택신호에 따라 데이터의 출력 순서를 제어할 수 있는 2:1 멀티플렉서가 트리 구조로 연결되어 log2 M개의 단으로 구성된 M:1 멀티플렉서; 및 입력 클럭을 순차적으로 분주시켜 log2 M개의 클럭신호를 생성하여 상기 생성된 각 클럭신호에 따라 상기 각 단의 2:1 멀티플렉서를 구동시키는 클럭 생성기를 포함하며, 상기 선택신호에 따라 상기 M:1 멀티플렉서로부터 출력되는 직렬 데이터의 비트 순서를 제어하는 것을 특징으로 하는 병렬-직렬 변환기
|
| 13 |
13
제 12항에 있어서, 상기 클럭 생성기는, 상기 선택신호를 이용하여 상기 각 클럭신호들간의 상승 에지 또는 하강 에지가 일치되도록 조정하는 것을 특징으로 하는 병렬-직렬 변환기
|
