맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

모뎀 ＦＰＧＡ 모듈 장치 및 이를 이용한 모뎀 플랫폼 장치

  • 기술번호 : KST2015084441
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에서는, 서로 동일한 n(자연수)개의 핀 수를 갖는 제1 및 제2 필드 프로그래머블 게이트 어레이(Field Programmable Gtae Array: FPGA) 칩과, 상기 제1 FPGA 칩과 연결되는 제1 주변블록들 및 상기 제2 FPGA 칩과 연결되고, 상기 제1 주변블록들과 대칭되는 제2 주변블록들을 포함하여 하나의 유닛으로 모듈화된 FPGA칩이 개시된다. 본 발명에 의하면, FPGA 칩을 모듈화함으로써, 모듈화된 각 회로 블록별로 개별적인 테스트가 가능하다. 또한, FPGA 칩 교체시 소켓이나 아답터를 사용하여 FPGA 칩을 교체하는 종래와는 달리 FPGA 칩을 모듈화함으로써, FPGA 칩 교체시 인접한 다른 부품들의 손상을 방지하고, Rework 작업에 따른 추가비용을 절감하고, 소켓이나 아답터가 필요치 않으므로, 비용 및 원가를 절감할 수 있다. IMT-Advancde, 이동통신 시스템, 기저 대역, FPGA
Int. CL H04L 29/10 (2006.01) H04L 29/04 (2006.01)
CPC G06F 17/5054(2013.01) G06F 17/5054(2013.01) G06F 17/5054(2013.01)
출원번호/일자 1020080121230 (2008.12.02)
출원인 한국전자통신연구원
등록번호/일자 10-1040120-0000 (2011.06.02)
공개번호/일자 10-2010-0062546 (2010.06.10) 문서열기
공고번호/일자 (20110609) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항 심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.02)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 장재득 대한민국 대전광역시 유성구
2 박형준 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인지명 대한민국 서울특별시 강남구 남부순환로**** 차우빌딩*층

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.12.02 수리 (Accepted) 1-1-2008-0831579-50
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
3 의견제출통지서
Notification of reason for refusal		 2010.12.10 발송처리완료 (Completion of Transmission) 9-5-2010-0568467-47
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2011.02.10 수리 (Accepted) 1-1-2011-0095720-21
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2011.02.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0095721-77
6 거절결정서
Decision to Refuse a Patent		 2011.03.31 발송처리완료 (Completion of Transmission) 9-5-2011-0177012-62
7 명세서 등 보정서(심사전치)
Amendment to Description, etc(Reexamination)		 2011.04.26 보정승인 (Acceptance of amendment) 7-1-2011-0015916-15
8 등록결정서
Decision to grant		 2011.05.30 발송처리완료 (Completion of Transmission) 9-5-2011-0290012-35
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
기저대역 단말 모뎀 플랫폼 장치에 구비된 FPGA 모듈 장치에 있어서, 서로 동일한 전체 핀 수를 가지며, 전체 핀들 중 일부 핀들을 통해 연결되는 제1 및 제2 필드 프로그래머블 게이트 어레이(Field Programmable Gtae Array: FPGA) 칩; 상기 제1 FPGA 칩과 연결되는 제1 주변블록; 및 상기 제2 FPGA 칩과 연결되고, 상기 제1 주변블록을 구성하는 회로 블록들의 배치구조와 대칭되는 회로 블록들을 갖는 제2 주변블록을 포함하여, 상기 제1 및 제2 FPGA 칩과, 상기 제1 주변 블록과 상기 제2 주변블록이 하나의 유닛으로 모듈화되고, 상기 제1 주변블록을 구성하는 회로 블록들은, 상기 제1 FPGA 칩과 연결되고, I/O 핀과 VCC/GND핀을 포함하는 제1 커넥터; 상기 제1 FPGA 칩과 연결되고, 고속 신호 전송 및 신호의 수가 많은 경우 핀 수를 줄이기 위해 다중화/역다중화 기능을 수행하는 GTP(Gigabit Transceiver Protocol)을 수신하는 GTP핀을 포함하는 제2 커넥터; 및 상기 제1 FPGA 칩과 연결되고, 모뎀의 정상 동작 여부를 모니터링하는 모니터와 연결되는 모니터 단자 핀을 포함하는 제3 커넥터를 포함하는 모뎀 FPGA 모듈장치
3 3
제2항에 있어서, 상기 제1 주변블록을 구성하는 회로 블록들은, 송수신 데이터 및 각종 통계 정보를 저장하는 플래시 롬; 제1 FPGA 칩과 연결되고, 상기 제1 FPGA 칩을 디버깅하기 위하여 제이택(Joint Test Action Group: JTAG) 라인을 통하여 상기 제1 FPGA 칩 내부를 조사 및 제어하는 제1 JTAG; 및 상기 플래시 롬에 저장된 송수신 데이터 및 각종 통계 정보를 기록하거나 읽어내는 제2 JTAG을 더 포함하는 모뎀 FPGA 모듈장치
4 4
제2항에 있어서, 상기 제1 및 제2 FPGA 칩 각각은 각자의 내부 동작 상태를 점검하기 위한 테스트 포인트(Test Point) 핀을 포함하는 것인 모뎀 FPGA 모듈 장치
5 5
제2항에 있어서, 상기 제1 및 제2 FPGA 칩과 각각 연결되고, 상기 기저대역 단말 모뎀의 주요 기능의 동작 상태를 표시하는 제1 및 제2 LED; 및 상기 제1 및 제2 FPGA 칩과 각각 연결되고, 상기 기저대역 단말 모뎀의 자체 확인 시험시, 시험 경로를 설정하는 제1 및 제2 딥-스위치(Dual In Package Switch: Dip-SW)를 포함하는 모뎀 FPGA 모듈 장치
6 6
기저대역 단말 모뎀 플랫폼 장치에 구비된 FPGA 모듈 장치에 있어서, 서로 동일한 전체 핀 수를 가지며, 전체 핀들 중 일부 핀들을 통해 연결되는 제1 및 제2 필드 프로그래머블 게이트 어레이(Field Programmable Gtae Array: FPGA) 칩; 상기 제1 FPGA 칩과 연결되는 제1 주변블록; 상기 제2 FPGA 칩과 연결되고, 상기 제1 주변블록을 구성하는 회로블록들의 배치구조와 대칭되는 회로블록들을 갖는 제2 주변블록; GTP(Gigabit Transceiver Protocol) 전송에 필요한 기준 클록을 생성하는 제1 클록 생성부; 상기 기준 클록을 각각 k(여기서, k는 자연수)개씩 분배하여, 상기 제1 및 제2 FPGA 칩에 공급하는 클록 분배부; 및 상기 제1 및 제2 FPGA 칩에 공급되는 상기 기준 클록의 주파수보다 작은 시스템 클록을 생성하는 제2 클록 생성부를 포함하여, 상기 제1 및 제2 FPGA 칩, 상기 제1 주변블록, 상기 제2 주변블록, 상기 제1 클록 생성부, 상기 클록 분배부 및 상기 제2 클록 생성부가 하나의 유닛으로 모듈화되는 것인 모뎀 FPGA 모듈 장치
7 7
제6항에 있어서, 외부로부터 제공되는 전원을 상기 제1 및 제2 FPGA 칩과 상기 제1 및 제2 주변블록에 전달하는 전원 단자를 더 포함하는 모뎀 FPGA 모듈 장치
8 8
제6항에 있어서, 상기 제1 FPGA 칩에 전원을 공급하는 제1 내지 제3 전원공급용 칩; 및 상기 제2 FPGA 칩에 상기 전원을 공급하는 제4 내지 제6 전원공급용 칩을 더 포함하는 모뎀 FPGA 모듈 장치
9 9
무선 단말 장치 개발을 위한 모뎀 플랫폼 장치에 있어서, 메인 보드; 상기 메인 보드 상에 설치된 서브 보드; 상기 서브 보드 상에 설치되어, 모뎀의 각 기능을 수행하는 채널 부호부, MIMO 검출부, 복조부, 동기부, 터보복호부, 물리계층 제어부, FPGA 제어부, 채널 부호부 및 변조부의 블록들이 하나의 유닛으로 모듈화된 필드 프로그램어블 게이트 어레이(Field Programmable Gate Array: FPGA) 모듈로 구현되고, 상기 FPGA 모듈은, 서로 동일한 전체 핀 수를 가지며, 상기 전체 핀들 중 일부 핀들을 통해 연결되는 제1 및 제2 필드 프로그래머블 게이트 어레이(Field Programmable Gtae Array: FPGA) 칩; 상기 제1 FPGA 칩과 연결되는 제1 주변블록; 및 상기 제2 FPGA 칩과 연결되고, 상기 제1 주변블록을 구성하는 회로블록들의 배치구조와 대칭되는 회로블록들을 갖는 제2 주변블록을 포함하여, 상기 제1 및 제2 FPGA 칩, 상기 제1 주변 블록 및 상기 제2 주변 블록이 하나의 유닛으로 모듈화되는 것인 모뎀 플랫폼 장치
10 10
제9항에 있어서, 상기 블록들은 각자의 데이터 처리량에 따라 상기 FPGA 모듈로 선택적으로 구현되는 모뎀 플랫폼 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 및 정보통신연구진흥원 한국전자통신연구원 IT성장동력기술개발 4세대 이동통신을 위한 적응 무선접속 및 전송 기술개