트라이리니어 인터폴레이션을 위한 텍스쳐 읽기와 동시에 외부로부터 새로운 텍스쳐 서브클립을 가져오기 위한 SAM 포트를 구비한 제1, 2 DRAM 뱅크(10)(20)와;

상기 제1, 2 DRAM 뱅크(10)(20)의 SAM 포트에 연결되며 외부 메모리로부터 새로운 텍스쳐 서브클립을 가져오는 서브클립 로더(30)와;

밉맵상의 2개 층에서 각각 4개의 텍셀을 가져와 트라이리니어 인터폴레이션을 수행하는 트라이리니어 인터폴레이터(40)와;

상기 구성부 전체를 제어하는 제어기(60); 및

현재 스크린에 그려질 픽셀의 텍스쳐 공간상으로 맵핑된 LOD 및 (u, v) 좌표가 제어기(60)에 입력되면, 이 LOD 및 (u, v) 좌표를 중심으로 정수 좌표 위치에 존재하는 8개의 텍셀이 제1, 2 DRAM 뱅크(10)(20)에 존재하는지를 체크하는 CAM(21)을 포함하는 것을 특징으로 하는 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리

제1항에 있어서,

상기 제1 DRAM 뱅크(10)는 전체 밉맵 중 수개의 최상위 LOD 레벨의 텍셀 모두를 저장하는 클립램 피라미드를 형성하고, 상기 제2 DRAM 뱅크(20)는 상기 제1 DRAM 뱅크(10)에 저장되지 않은 나머지 LOD 레벨에서 현재 필요로 하는 워킹 셋만을 저장하는 클립램 스택을 형성하는 것을 특징으로 하는 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리

제1항에 있어서,

상기 제2 DRAM 뱅크(20)는 밉맵상의 한 LOD 레벨 위에서의 텍스쳐 영역을 n*n 서브클립들로 나누고, 이들을 단위로 캐쉬 메모리의 내용을 교체하는 것을 특징으로 하는 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리

제1항에 있어서,

한 클럭 사이클만에 트라이리니어 인터폴레이션을 수행할 수 있도록 현재 스크린에 그려질 픽셀의 텍스쳐 공간상으로 맵핑된 LOD 및 (u, v) 좌표를 중심으로 정수 좌표 위치에 존재하는 8개의 텍셀 엑세스를 위한 데이터 패스를 상기 제1, 2 DRAM 뱅크(10)(20)와 트라이리니어 인터폴레이터(40) 사이에 구비하는 것을 특징으로 하는 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리

제1항 내지 제4항 중 어느 한 항에 있어서,

캐쉬 미스시의 페널티를 줄이기 위하여 앞으로 곧 필요할 서브클립을 하드웨어적인 예측에 의하여 프리페칭 하는 서브클립 예측기(50)를 더 포함하는 것을 특징으로 하는 3차원 그래픽 텍스쳐 맵핑용 캐쉬 메모리

커런트 클립램 스택상에 있는 서브클립(4*4) 내부의 2*2 서브클립 경계를 하드웨어적인 서브클립 예측 한계로 하여, (u, v) 트레이스가 이 한계를 넘어가게 되면 한계를 넘어가는 방향(좌·우·상·하)의 서브클립을 프리페칭 하는 한 스택층 내에서의 서브클립 예측과;

커런트 클립램 스택은 현재 클립램 스택 속에 저장된 LOD 레벨(LOD i ∼ LOD i+3)을 나타내며 내부의 두 개 LOD 레벨을 스택층 예측 한계로 이용하여, LOD 트레이스가 한계를 넘어가는 순간 다음 LOD 레벨에 해당하는 스택층을 프리페칭 하는 스택층 예측을 수행함으로써 캐쉬 미스 시에 발생하는 페널티를 줄이는 것을 특징으로 하는 캐쉬 미스 페널티 저감방법