| 1 |
1
N비트의 제1디지털신호와 (M-N)비트의 제2디지털신호를 포함하는 M비트의 디지털신호를 아날로그신호로 변환하는 디지털아날로그 변환부로, 둘 이상의 기준 감마전압들을 기준으로 상기 제1디지털신호를 제1전압과 제2전압으로 변환하는 제1디지털아날로그 컨버터; 및 상기 제1, 2전압을 입력받아 상기 제2디지털신호를 아날로그신호로 출력하는 제2디지털아날로그 컨버터를 포함하며,상기 제1디지털아날로그 컨버터는, 상기 제1디지털신호에 의해 제어되어 상기 기준감마전압들의 일부 중 하나를 제1선택전압을 출력하는 제1디코더와, 둘 이상의 최하위 비트들에 의해 생성된 제어신호에 의해 제어되는 디지털구조의 스위치들을 포함하며 상기 제1디지털신호에 의해 제어되어 상기 기준감마전압들의 다른 일부 중 하나를 제2선택전압을 출력하는 제2디코더, 상기 제1선택전압과 상기 제2선택전압을 상기 제1전압과 상기 제2전압으로 선택적으로 출력하는 스위치부를 포함하며,상기 제1디코더는 상기 N비트의 제1디지털신호 중 상위 (N-1)비트에 의해 제어되는 트리구조의 스위치들로 구성되고,상기 둘 이상의 최하위 비트들은 하위 L비트(L은 N과 같거나 작은 자연수)이며,상기 제2디코더는 상기 하위 L비트에 의해 생성된 2L-1+1개의 제어신호에 의해 제어되는 디지털구조의 스위치들과 상기 N비트의 제1디지털신호 중 상위 (N-L)비트에 의해 제어되는 트리구조의 2N-L-1+1개의 스위치들로 구성되는 것을 특징으로 하는 디지털아날로그 변환부
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 둘 이상의 최하위 비트들은 최하위 2비트이며, 상기 제2디코더는 최하위 2비트에 의해 생성된 제어신호에 의해 제어되는 디지털구조의 스위치들과 상기 N비트의 제1디지털신호 중 상위 (N-2)비트에 의해 제어되는 트리구조의 스위치들로 구성된 것을 특징으로 하는 디지털아날로그 변환부
|
| 5 |
5
제4항에 있어서,상기 최하위 2비트에 의해 생성된 제어신호는 상기 최하위 2비트가 “00”, “01” 또는 “10”, “11”일 경우에 선택되는 3개인 것을 특징으로 하는 디지털아날로그 변환부
|
| 6 |
6
제5항에 있어서,상기 디지털구조의 스위치들은 상기 3개의 제어신호들 각각에 의해 2N-2개가 제어되는 3*2N-2개의 스위치들로 구성되며, 상기 트리구조의 스위치들은 2N-2개, 2N-3개,
|
| 7 |
7
N비트의 제1디지털신호와 (M-N)비트의 제2디지털신호를 포함하는 M비트의 디지털신호를 아날로그신호로 변환하는 디지털아날로그 변환부; 및상기 아날로그 신호를 출력신호로서 출력하는 출력회로부를 포함하는 데이터 구동부로, 상기 디지털아날로그 변환부는, 둘 이상의 기준 감마전압들을 기준으로 상기 제1디지털신호를 제1전압과 제2전압으로 변환하는 제1디지털아날로그 컨버터 및 상기 제1, 2전압을 입력받아 상기 제2디지털신호를 아날로그신호로 출력하는 제2디지털아날로그 컨버터를 포함하며,상기 제1디지털아날로그 컨버터는, 상기 제1디지털신호에 의해 제어되어 상기 기준감마전압들의 일부 중 하나를 제1선택전압을 출력하는 제1디코더와, 둘 이상의 최하위 비트들에 의해 생성된 제어신호에 의해 제어되는 디지털구조의 스위치들을 포함하며 상기 제1디지털신호에 의해 제어되어 상기 기준감마전압들의 다른 일부 중 하나를 제2선택전압을 출력하는 제2디코더, 상기 제1선택전압과 상기 제2선택전압을 상기 제1전압과 상기 제2전압으로 선택적으로 출력하는 스위치부를 포함하며,상기 제1디코더는 상기 N비트의 제1디지털신호 중 상위 (N-1)비트에 의해 제어되는 트리구조의 스위치들로 구성되고,상기 둘 이상의 최하위 비트들은 하위 L비트(L은 N과 같거나 작은 자연수)이며,상기 제2디코더는 상기 하위 L비트에 의해 생성된 2L-1+1개의 제어신호에 의해 제어되는 디지털구조의 스위치들과 상기 N비트의 제1디지털신호 중 상위 (N-L)비트에 의해 제어되는 트리구조의 2N-L-1+1개의 스위치들로 구성되는 것을 특징으로 하는 데이터 구동부
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
제7항에 있어서,상기 둘 이상의 최하위 비트들은 최하위 2비트이며, 상기 제2디코더는 최하위 2비트에 의해 생성된 제어신호에 의해 제어되는 디지털구조의 스위치들과 상기 N비트의 제1디지털신호 중 상위 (N-2)비트에 의해 제어되는 트리구조의 스위치들로 구성된 것을 특징으로 하는 데이터 구동부
|
| 11 |
11
제10항에 있어서,상기 최하위 2비트에 의해 생성된 제어신호는 상기 최하위 2비트가 “00”, “01” 또는 “10”, “11”일 경우에 선택되는 3개인 것을 특징으로 하는 데이터 구동부
|
| 12 |
12
제11항에 있어서,상기 디지털구조의 스위치들은 상기 3개의 제어신호들 각각에 의해 2N-2개가 제어되는 3*2N-2개의 스위치들로 구성되며, 상기 트리구조의 스위치들은 2N-2개, 2N-3개,
|
| 13 |
13
표시 패널;제7항의 데이터 구동부; 및상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하는 표시장치
|
| 14 |
14
삭제
|
