| 1 |
1
스캔 라인들 각각에 접속되는 복수의 화소; 및상기 스캔 라인들 각각에 스캔 신호를 공급하는 스테이지들을 구비한 스캔 구동부를 포함하고,상기 스테이지들 각각은,제1 클럭 단자의 입력 신호 또는 이전 스테이지의 제1 출력 신호를 기초로 이전 스테이지의 제2 출력 신호를 제1 노드에 공급하는 노드 제어부;상기 제1 노드와 제2 노드 사이에 배치되는 제1 인버터부;제2 클럭 단자의 입력 신호를 기초로 상기 제2 노드의 전압을 제1 출력 단자에 공급하는 버퍼부; 및상기 제1 출력 단자와 제2 출력 단자 사이에 배치되는 제2 인버터부를 포함하는 표시 장치
|
| 2 |
2
제1 항에 있어서,상기 노드 제어부는,상기 제1 클럭 단자의 입력 신호가 게이트 로우 전압을 갖는 경우 상기 이전 스테이지의 제2 출력 신호를 상기 제1 노드에 공급하는 제1 트랜지스터; 및상기 이전 스테이지의 제1 출력 신호가 게이트 하이 전압을 갖는 경우 상기 이전 스테이지의 제2 출력 신호를 상기 제1 노드에 공급하는 제2 트랜지스터를 포함하는 표시 장치
|
| 3 |
3
제2 항에 있어서,상기 제1 트랜지스터의 게이트 전극은 상기 스테이지의 제1 클럭 단자에 접속되고, 제1 전극은 상기 스테이지의 제2 스타트 단자에 접속되며, 제2 전극은 상기 제1 노드에 접속되고,상기 제2 트랜지스터의 게이트 전극은 상기 스테이지의 제1 스타트 단자에 접속되고, 제1 전극은 상기 스테이지의 제2 스타트 단자에 접속되며, 제2 전극은 상기 제1 노드에 접속되는 표시 장치
|
| 4 |
4
제1 항에 있어서,상기 제1 인버터부는,상기 제1 노드가 게이트 로우 전압을 갖는 경우 게이트 하이 전압을 상기 제2 노드에 공급하는 제5 트랜지스터; 및상기 제1 노드가 게이트 하이 전압을 갖는 경우 게이트 로우 전압을 상기 제2 노드에 공급하는 제6 트랜지스터를 포함하는 표시 장치
|
| 5 |
5
제4 항에 있어서,상기 제5 트랜지스터의 게이트 전극은 상기 제1 노드에 접속되고, 제1 전극은 상기 게이트 하이 전압을 공급하는 게이트 하이 전압 라인에 접속되며, 제2 전극은 상기 제2 노드에 접속되고,상기 제6 트랜지스터의 게이트 전극은 상기 제1 노드에 접속되고, 제1 전극은 상기 제2 노드에 접속되며, 제2 전극은 상기 게이트 로우 전압을 공급하는 게이트 로우 전압 라인에 접속되는 표시 장치
|
| 6 |
6
제1 항에 있어서,상기 버퍼부는,상기 제2 클럭 단자의 입력 신호가 게이트 로우 전압을 갖는 경우 상기 제2 노드의 전압을 상기 제1 출력 단자에 공급하는 제3 트랜지스터; 및상기 제2 클럭 단자의 입력 신호가 게이트 하이 전압을 갖는 경우 게이트 로우 전압을 상기 제1 출력 단자에 공급하는 제4 트랜지스터를 포함하는 표시 장치
|
| 7 |
7
제6 항에 있어서,상기 제3 트랜지스터의 게이트 전극은 상기 스테이지의 제2 클럭 단자에 접속되고, 제1 전극은 상기 제2 노드에 접속되며, 제2 전극은 상기 제1 출력 단자에 접속되고,상기 제4 트랜지스터의 게이트 전극은 상기 스테이지의 제2 클럭 단자에 접속되고, 제1 전극은 상기 제1 출력 단자에 접속되며, 제2 전극은 상기 게이트 로우 전압을 공급하는 게이트 로우 전압 라인에 접속되는 표시 장치
|
| 8 |
8
제1 항에 있어서,상기 제2 인버터부는,상기 제1 출력 단자가 게이트 로우 전압을 갖는 경우 게이트 하이 전압을 상기 제2 출력 단자에 공급하는 제7 트랜지스터; 및상기 제1 출력 단자가 게이트 하이 전압을 갖는 경우 게이트 로우 전압을 상기 제2 출력 단자에 공급하는 제8 트랜지스터를 포함하는 표시 장치
|
| 9 |
9
제8 항에 있어서,상기 제7 트랜지스터의 게이트 전극은 상기 제1 출력 단자에 접속되고, 제1 전극은 상기 게이트 하이 전압을 공급하는 게이트 하이 전압 라인에 접속되며, 제2 전극은 상기 제2 출력 단자에 접속되고,상기 제8 트랜지스터의 게이트 전극은 상기 제1 출력 단자에 접속되고, 제1 전극은 상기 제2 출력 단자에 접속되며, 제2 전극은 상기 게이트 로우 전압을 공급하는 게이트 로우 전압 라인에 접속되는 표시 장치
|
| 10 |
10
제1 항에 있어서,상기 스테이지들 각각은 상기 제2 출력 단자와 제3 출력 단자 사이에 배치되는 제3 인버터부를 더 포함하는 표시 장치
|
| 11 |
11
제10 항에 있어서,상기 제3 인버터부는,상기 제2 출력 단자가 게이트 로우 전압을 갖는 경우 게이트 하이 전압을 상기 제3 출력 단자에 공급하는 제9 트랜지스터; 및상기 제2 출력 단자가 게이트 하이 전압을 갖는 경우 게이트 로우 전압을 상기 제3 출력 단자에 공급하는 제10 트랜지스터를 포함하는 표시 장치
|
| 12 |
12
제11 항에 있어서,상기 제9 트랜지스터의 게이트 전극은 상기 제2 출력 단자에 접속되고, 제1 전극은 상기 게이트 하이 전압을 공급하는 게이트 하이 전압 라인에 접속되며, 제2 전극은 상기 제3 출력 단자에 접속되고,상기 제10 트랜지스터의 게이트 전극은 상기 제2 출력 단자에 접속되고, 제1 전극은 상기 제3 출력 단자에 접속되며, 제2 전극은 상기 게이트 로우 전압을 공급하는 게이트 로우 전압 라인에 접속되는 표시 장치
|
| 13 |
13
제1 항에 있어서,상기 스테이지들 각각은 상기 제1 노드와 게이트 로우 전압 라인 사이에 배치되는 커패시터를 더 포함하는 표시 장치
|
| 14 |
14
제1 항에 있어서,상기 스테이지들 중 제2n-1(n은 자연수) 스테이지는 상기 제1 클럭 단자에 제1 클럭 신호를 수신하고, 상기 제2 클럭 단자에 제2 클럭 신호를 수신하며,상기 스테이지들 중 제2n 스테이지는 상기 제1 클럭 단자에 제2 클럭 신호를 수신하고, 상기 제2 클럭 단자에 제1 클럭 신호를 수신하는 표시 장치
|
| 15 |
15
제1 항에 있어서,상기 스테이지들 중 제k(k는 2 이상의 자연수) 스테이지의 제1 스타트 단자는 제k-1 스테이지의 제1 출력 단자와 접속되고, 제k 스테이지의 제2 스타트 단자는 제k-1 스테이지의 제2 출력 단자와 접속되는 표시 장치
|
| 16 |
16
제10 항에 있어서,상기 복수의 화소 각각은,발광 소자;상기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터;초기화 전압을 상기 구동 트랜지스터의 게이트 전극에 선택적으로 공급하는 제1 스위칭 트랜지스터;데이터 전압을 상기 구동 트랜지스터의 제1 전극에 선택적으로 공급하는 제2 스위칭 트랜지스터;상기 구동 트랜지스터의 제2 전극과 게이트 전극을 선택적으로 접속시키는 제3 스위칭 트랜지스터;초기화 전압을 상기 발광 소자의 제1 전극에 선택적으로 공급하는 제4 스위칭 트랜지스터;구동 전압을 상기 구동 트랜지스터의 제1 전극에 선택적으로 공급하는 제5 스위칭 트랜지스터; 및상기 구동 트랜지스터의 제2 전극과 상기 발광 소자의 제1 전극을 선택적으로 접속시키는 제6 스위칭 트랜지스터를 포함하는 표시 장치
|
| 17 |
17
제16 항에 있어서,상기 복수의 화소 중 제k(k는 2 이상의 자연수) 행에 배치된 화소들의 상기 제2 스위칭 트랜지스터와 상기 제3 스위칭 트랜지스터는 상기 스테이지들 중 제k 스테이지의 상기 제2 출력 단자의 출력 신호를 기초로 턴-온되는 표시 장치
|
| 18 |
18
제16 항에 있어서,상기 복수의 화소 중 제k(k는 2 이상의 자연수) 행에 배치된 화소들의 상기 제1 스위칭 트랜지스터는 상기 스테이지들 중 제k-1 스테이지의 제3 출력 단자의 출력 신호를 기초로 턴-온되는 표시 장치
|
| 19 |
19
제16 항에 있어서,상기 복수의 화소 중 제k(k는 2 이상의 자연수) 행에 배치된 화소들의 상기 제4 스위칭 트랜지스터는 상기 스테이지들 중 제k 스테이지의 제3 출력 단자의 출력 신호를 기초로 턴-온되는 표시 장치
|
| 20 |
20
제16 항에 있어서,상기 제1 스위칭 트랜지스터 및 상기 제4 스위칭 트랜지스터는 상기 제2 스위칭 트랜지스터 및 상기 제3 스위칭 트랜지스터와 서로 다른 타입으로 형성된 표시 장치
|
