| 1 |
1
반도체 기판 상부에 소스, 드레인 및 게이트 전극을 형성하는 주요 전극 형성 단계;상기 소스, 드레인 및 게이트 전극을 포함하는 반도체 기판 상부에 절연막을 증착하는 절연막 증착 단계;상기 절연막 상부에 다층의 감광막을 증착하고 패터닝하여 개구부의 노출층이 서로 다른 다층의 전계전극 패턴을 형성하는 전계전극 패턴 형성 단계;상기 전계전극 패턴을 식각마스크로 이용한 절연막 식각 공정을 수행하여 서로 다른 단차를 가지는 절연막을 형성하는 절연막 식각 단계; 및상기 전계전극 패턴을 이용하여 금속층을 증착하고, 리프트 오프 (Lift-off) 공정을 수행하여 상기 서로 다른 단차를 가지는 절연막 상부에 전계전극을 형성하는 전계전극 형성 단계를 포함하되,상기 전계전극 패턴 형성 단계는, 상기 다층의 감광막 중 어느 하나를 노출하는 제1 전계 전극 패턴 및 상기 절연막을 노출하는 제2 전계 전극 패턴을 형성하는 것을 포함하는 전계효과 트랜지스터의 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 절연막은 실리콘 질화물, 실리콘 산화물, HfO2, BCB 및 다공성 실리카 박막 중 적어도 하나를 포함하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 3 |
3
제1항에 있어서,상기 절연막의 종류 및 두께는 상기 절연막 식각 공정시 상기 다층의 감광막 중 최상층 감광막을 제외한 각각의 감광막의 식각률 및 상기 절연막의 식각률을 고려하여 결정되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 4 |
4
제1항에 있어서,상기 다층의 감광막 중 최상층 감광막을 제외한 각각의 감광막의 종류 및 두께는 상기 절연막 식각 공정시 상기 개구부를 통하여 상기 절연막이 서로 다른 단차를 가지고 노출될 수 있도록 식각 선택비를 고려하여 결정되는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 5 |
5
제1항에 있어서, 상기 절연막 식각 단계에서,RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced Reactive Ion Etching) 및 ICP(Inductive coupled plasma) 중 어느 하나의 장비를 이용한 건식 식각 공정을 수행하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 6 |
6
제5항에 있어서,상기 건식 식각 공정에서 CF4 가스, CF4 가스 및 CHF3 가스의 혼합 가스 또는 CF4 가스 및 O2 가스의 혼합 가스 중 어느 하나를 사용하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 7 |
7
제 1항에 있어서, 상기 절연막 식각 단계에서,BOE(Buffered Oxide Etch) 용액을 이용한 습식 식각 공정을 수행하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 8 |
8
제1항에 있어서, 상기 전계전극 패턴 형성 단계에서,전자빔 리소그라피를 이용하여 상기 전계전극 패턴을 형성하는 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 9 |
9
제1항에 있어서,상기 다층의 감광막은 PMMA/PMGI/Copolymer/PMMA 또는 ZEP/PMGI/Copolymer/ZEP의 조합으로 이루어진 것을 특징으로 하는 전계효과 트랜지스터의 제조 방법
|
| 10 |
10
제1항에 있어서,상기 제1 전계 전극 패턴은 상기 다층의 감광막 중 최하층 감광막을 노출하고,상기 전계전극 패턴 형성 단계는, 상기 다층의 감광막 중 최하층 감광막 위의 감광막을 노출하는 제3 전계 전극 패턴을 형성하는 것을 더 포함하는 전계효과 트랜지스터의 제조 방법
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
