맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 소자 및 이의 제조방법

  • 기술번호 : KST2014048364
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 소자 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 실리콘 기판 상에 소자 분리를 위한 트렌치가 형성되고, 상기 트렌치 내부에 매립 형성된 절연물질을 포함하는 반도체 소자에 있어서, 상기 트렌치 내부에 실리콘 기판과 연결되어 형성된 실리콘을 포함하는 반도체 소자 및 이의 제조방법에 관한 것이다. 본 발명의 반도체 소자는 소자 분리를 위한 트렌치를 수직 프로파일 형태로 제작하며, 그 내부에 실리콘를 실리콘 기판과 연결되도록 수직 성장시킴으로써, 높은 종횡비의 트렌치 구조에서 보이드 발생 없이 소자 분리가 가능할 뿐만 아니라 트렌치의 상, 하부의 폭을 동일하게 형성함에 따라 소자 분리 특성을 더욱 높일 수 있다. 트렌치, 종횡비, 보이드, 실리콘 나노 와이어
Int. CL H01L 21/762 (2006.01.01)
CPC H01L 21/76294(2013.01) H01L 21/76294(2013.01)
출원번호/일자 1020070041830 (2007.04.30)
출원인 한양대학교 산학협력단
등록번호/일자 10-0963226-0000 (2010.06.04)
공개번호/일자 10-2008-0096921 (2008.11.04) 문서열기
공고번호/일자 (20100610) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.03.26)
심사청구항수 19

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정호 대한민국 서울 도봉구
2 박광태 대한민국 경기 성남시 수정구
3 지상원 대한민국 경기 의왕시 내
4 엄한돈 대한민국 서울 종로구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 장수영 대한민국 서울특별시 강남구 테헤란로**길 *, *층(역삼동, 대아빌딩)(특허법인 신우)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 에리카산학협력단 경기도 안산시 상록구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.04.30 수리 (Accepted) 1-1-2007-0323742-35
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2008.03.26 수리 (Accepted) 1-1-2008-0217665-43
4 선행기술조사의뢰서
Request for Prior Art Search		 2009.05.08 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search		 2009.06.12 수리 (Accepted) 9-1-2009-0034610-49
6 의견제출통지서
Notification of reason for refusal		 2010.01.28 발송처리완료 (Completion of Transmission) 9-5-2010-0038400-68
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.03.29 수리 (Accepted) 1-1-2010-0197308-58
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.03.29 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0197337-72
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.03.29 수리 (Accepted) 1-1-2010-0197428-28
10 등록결정서
Decision to grant		 2010.05.31 발송처리완료 (Completion of Transmission) 9-5-2010-0233980-91
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
삭제
7 7
삭제
8 8
삭제
9 9
삭제
10 10
삭제
11 11
삭제
12 12
실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 식각하여 트렌치를 형성하는 단계; 수소 열처리를 통해 상기 트렌치 코너를 둥글게 하는 라운딩 공정을 수행하는 단계; 상기 트렌치 내벽에 열 산화 공정에 의해 측벽 산화막을 형성하는 단계; 상기 측벽 산화막 상에 질화막을 증착하는 단계; 상기 트렌치 하부 영역에 있는 측벽 산화막 및 질화막의 소정 영역을 식각하여 실리콘 기판을 노출시키는 단계; 상기 노출된 실리콘 기판으로부터 선택적 에피택셜 성장방법(SEG)으로 실리콘을 수직 성장시키는 단계; 및 상기 실리콘이 형성된 영역을 제외한 트렌치 내부를 절연 물질로 갭 필링한후 평탄화하여 필드 산화막을 제조하는 단계 를 포함하는 반도체 소자의 제조방법
13 13
제12항에 있어서, 상기 식각 공정은 HBr, SiF4, CF4, HeO2, Cl2, SF6 및 이들의 조합으로 이루어진 군에서 선택된 1종의 가스를 5 내지 100 mT의 압력에서 10 내지 60초의 시간 동안 수행하는 것인 반도체 소자의 제조방법,
14 14
제12항에 있어서, 상기 선택적 에피택셜 성장방법은 600 내지 900 ℃에서 디클로로실란(DCS), 트리클로로실란(TCS), 실란, HCl 및 이들의 조합으로 이루어진 군에서 선택된 1종의 반응 가스를 50 내지 200 sccm의 속도로 흘려주어 수행하는 것인 반도체 소자의 제조방법
15 15
제12항에 있어서, 상기 라운딩 공정은 800 내지 1000 ℃에서 30 내지 180초간 수행하는 것인 반도체 소자의 제조방법
16 16
제12항에 있어서, 추가로 선택적 에피택셜 성장방법 이전에 800 내지 900℃에서 1 내지 3분간 하이드로겐 베이크 공정을 수행하는 것인 반도체 소자의 제조방법
17 17
소자 분리를 위한 트렌치가 형성된 실리콘 기판; 상기 실리콘 기판의 트렌치 내부에 형성된 측벽 산화막; 상기 측벽 산화막 상에 형성된 질화막; 상기 질화막 상에 형성된 산화막; 상기 트렌치 내부에 실리콘 기판과 연결되어 수직 성장된 실리콘, 이때 상기 실리콘은 산화막의 측벽으로부터 이격하여 위치하고; 상기 산화막 상에 실리콘의 상부를 포함하도록 이를 둘러싸며 트렌치 내부에 형성된 실리콘 옥사이드; 및 상기 실리콘 및 실리콘 옥사이드 형성 영역을 제외한 트렌치 내부를 갭필링 하도록 형성된 필드 산화막을 포함하는 반도체 소자
18 18
제17항에 있어서, 상기 트렌치는 상, 하부의 폭이 동일하게 형성된 수직 프로파일 형태를 가지는 것인 반도체 소자
19 19
실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내벽에 열 산화 공정에 의해 측벽 산화막을 형성하는 단계; 상기 측벽 산화막 상에 질화막을 증착하는 단계; 상기 질화막 상에 산화막을 증착하는 단계; 상기 산화막 상에 제2 질화막을 증착하는 단계; 상기 트렌치 하부 영역에 있는 측벽 산화막, 질화막, 산화막 및 제2 질화막의 소정 영역을 식각하여 실리콘 기판을 노출시키는 단계; 상기 노출된 실리콘 기판으로부터 선택적 에피택셜 성장방법(SEG)으로 실리콘을 수직 성장시키는 단계; 상기 실리콘과 접하는 제2 질화막을 선택적으로 식각하여 제거하는 단계; 상기 수직 성장된 실리콘을 둘러싸도록 열 산화 공정에 의해 실리콘 옥사이드로 트렌치 내부를 매립하는 단계; 및 상기 실리콘 및 실리콘 옥사이드로 형성된 영역을 제외한 트렌치 내부를 절연 물질로 갭 필링한후 평탄화하여 필드 산화막을 제조하는 단계를 포함하는 반도체 소자의 제조방법
20 20
제19항에 있어서, 상기 식각 공정은 HBr, SiF4, CF4, HeO2, Cl2, SF6 및 이들의 조합으로 이루어진 군에서 선택된 1종의 가스를 5 내지 100 mT의 압력에서 10 내지 60초의 시간 동안 수행하는 것인 반도체 소자의 제조방법,
21 21
제19항에 있어서, 상기 선택적 에피택셜 성장방법은 600 내지 900 ℃에서 디클로로실란(DCS), 트리클로로실란(TCS), 실란, HCl 및 이들의 조합으로 이루어진 군에서 선택된 1종의 반응 가스를 50 내지 200 sccm의 속도로 흘려주어 수행하는 것인 반도체 소자의 제조방법
22 22
제19항에 있어서, 트렌치 형성 후 800 내지 1000 ℃에서 30 내지 180초간 수소 열처리하는 라운딩 공정을 수행하는 것인 반도체 소자의 제조방법
23 23
제19항에 있어서, 추가로 선택적 에피택셜 성장방법 이전에 800 내지 900 ℃에서 1 내지 3분간 하이드로겐 베이크 공정을 수행하는 것인 반도체 소자의 제조방법
24 24
소자 분리를 위한 트렌치가 형성된 실리콘 기판; 상기 실리콘 기판의 트렌치 내부에 형성된 측벽 산화막; 상기 측벽 산화막 상에 형성된 질화막; 상기 질화막과 접하며 트렌치 내부에 매립되도록 실리콘 기판과 연결되어 수직 성장된 실리콘 나노 와이어; 및 상기 수직 성장된 실리콘 나노 와이어를 포함하여 트렌치를 캡핑하도록 형성된 실리콘 옥사이드를 포함하는 반도체 소자
25 25
제24항에 있어서, 상기 트렌치는 상, 하부의 폭이 동일하게 형성된 수직 프로파일 형태를 가지는 것인 반도체 소자
26 26
실리콘 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내벽에 열 산화 공정에 의해 측벽 산화막을 형성하는 단계; 상기 측벽 산화막 상에 질화막을 증착하는 단계; 상기 트렌치 하부 영역의 질화막 상에 금속막을 증착하는 단계; 열처리를 통해 상기 금속막을 금속 입자로 전환시키는 단계; 상기 금속 입자를 촉매로 하여 선택적 에피택셜 성장방법(SEG)으로 실리콘 나노 와이어를 수직 성장시키는 단계; 상기 실리콘 나노 와이어의 팁에 존재하는 금속 입자를 평탄화 공정을 통해 제거하는 단계; 및 상기 수직 성장된 실리콘 나노 와이어를 둘러싸도록 플라즈마 산화 공정을 수행하여 실리콘 옥사이드로 캡핑하는 단계 를 포함하여 제조하는 반도체 소자의 제조방법
27 27
제26항에 있어서, 상기 금속막은 Au, Ni, Al, Co, Ti, Pt, Fe, Ta 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것인 반도체 소자의 제조방법
28 28
제26항에 있어서, 상기 금속막은 물리적 증착법(Physical Vapor Deposition, PVD)을 수행하여 형성하는 것인 반도체 소자의 제조방법
29 29
제26항에 있어서, 상기 열처리는 300 내지 700 ℃에서 수행하는 것인 반도체 소자의 제조방법
30 30
제26항에 있어서, 상기 선택적 에피택셜 성장방법은 600 내지 900 ℃에서 디클로로실란(DCS), 트리클로로실란(TCS), 실란, HCl 및 이들의 조합으로 이루어진 군에서 선택된 1종의 반응 가스를 50 내지 400 sccm의 속도로 흘려주어 성장시키는 것인 반도체 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.