맞춤기술찾기

이전대상기술

산화물 박막 트랜지스터의 제조 방법

  • 기술번호 : KST2015070596
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 산화물 박막 트랜지스터의 제조 방법에 관한 것으로서, 버퍼막이 형성된 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계; 상기 산화물 반도체막 상에 제1 식각 정지막을 형성하는 단계; 상기 제1 식각 정지막 상에 원자층 증착법을 통해 제2 식각 정지막을 형성하는 단계; 상기 제1 식각 정지막 및 상기 제2 식각 정지막을 패터닝하거나, 상기 제1 식각 정지막 및 상기 제2 식각 정지막에 상기 산화물 반도체막의 일부를 노출시키는 컨택용 홀을 형성하는 단계; 제1 식각 정지막과 제2 식각 정지막 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 패시베이션막을 형성하는 단계를 포함한다.따라서, 본 발명은 원자층 증착법을 이용하여 증착한 막과 다른 절연막의 이중층으로 구성된 패시베이션막을 형성하는 산화물 박막 트랜지스터의 제조 방법을 제공함으로써, 디스플레이 전 공정 중에 산화물 반도체막 상의 수소 유입을 막을 수 있고, 이에 균일한 Vth를 갖는 산화물 박막 트랜지스터 어레이를 제공하는 효과가 있다.
Int. CL H01L 29/786 (2006.01.01) H01L 21/336 (2006.01.01) G02F 1/136 (2006.01.01) H01L 51/50 (2006.01.01)
CPC H01L 29/66742(2013.01) H01L 29/66742(2013.01) H01L 29/66742(2013.01) H01L 29/66742(2013.01) H01L 29/66742(2013.01) H01L 29/66742(2013.01)
출원번호/일자 1020130017100 (2013.02.18)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2013-0113972 (2013.10.16) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020120035996   |   2012.04.06
법적상태 거절
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.09.19)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박상희 대한민국 대전 유성구
2 유민기 대한민국 대전 유성구
3 오힘찬 대한민국 서울특별시 관악구
4 황치선 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.02.18 수리 (Accepted) 1-1-2013-0143878-65
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2013.08.28 수리 (Accepted) 1-1-2013-0783024-35
3 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)
2014.11.18 수리 (Accepted) 1-1-2014-1111041-42
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
5 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2016.10.14 수리 (Accepted) 1-1-2016-0998376-81
6 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2017.09.19 수리 (Accepted) 1-1-2017-0911265-95
7 선행기술조사의뢰서
Request for Prior Art Search
2017.12.08 수리 (Accepted) 9-1-9999-9999999-89
8 선행기술조사보고서
Report of Prior Art Search
2018.01.09 수리 (Accepted) 9-1-2018-0000787-81
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2018.09.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-0960352-31
10 의견제출통지서
Notification of reason for refusal
2019.01.02 발송처리완료 (Completion of Transmission) 9-5-2019-0003119-55
11 거절결정서
Decision to Refuse a Patent
2019.07.01 발송처리완료 (Completion of Transmission) 9-5-2019-0472921-23
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
버퍼막이 형성된 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 상에 제1 식각 정지막을 형성하는 단계;상기 제1 식각 정지막 상에 원자층 증착법을 통해 제2 식각 정지막을 형성하는 단계;상기 제1 식각 정지막 및 상기 제2 식각 정지막을 패터닝하거나, 상기 제1 식각 정지막 및 상기 제2 식각 정지막에 상기 산화물 반도체막의 일부를 노출시키는 컨택용 홀을 형성하는 단계;패터닝된 제1 식각 정지막과 제2 식각 정지막 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 패시베이션막을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
2 2
제1항에 있어서, 상기 제2 식각 정지막을 형성하는 단계에서,상기 제2 식각 정지막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 이용한 표면화학반응을 통해 박막 형태로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
3 3
제1항에 있어서,상기 제2 식각 정지막은 AlOx, HfOx, AlON, TiO2, TaOx, SiON, ZrO2, SiOx, SiON 및 Y2O3 중 적어도 하나를 포함하는 단일막 또는 다층막인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
4 4
제1항에 있어서,상기 패시베이션막은 유기물막, SiOx, SiNx, 또는 원자층 증착법으로 증착한 알루미나 중 어느 하나를 포함하거나, 이들의 다층구조로 이루어진 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
5 5
제1항에 있어서,상기 소스 전극 및 상기 드레인 전극은 Cu 기반의 저저항 금속배선인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
6 6
제1항에 있어서,상기 산화물 반도체막은 IGZO, GSZO, ZnInSnO, InZnSnAlO 및 ZnSnO 중 적어도 하나를 포함하는 산화물 반도체의 단일막 또는 다층막인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
7 7
제1항 내지 제6항 중 어느 한 항의 방법으로 제조된 산화물 박막 트랜지스터
8 8
버퍼막이 형성된 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 양측에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
9 9
버퍼막이 형성된 기판 상에 제1 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막 양측에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계;상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및상기 패시베이션막 상에 제2 게이트 전극을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
10 10
제8항 또는 제9항에 있어서, 상기 제1 패시베이션막을 형성하는 단계에서,상기 제1 패시베이션막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 통해 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
11 11
제8항 또는 제9항에 있어서,상기 소스 전극 및 상기 드레인 전극은 Cu 기반의 저저항 금속배선인 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
12 12
제8항 내지 제11항 중 어느 한 항의 방법으로 제작된 산화물 박막 트랜지스터
13 13
버퍼막이 형성된 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
14 14
버퍼막이 형성된 기판 상에 제1 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계;상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계; 및상기 제2 패시베이션막 상에 제2 게이트 전극을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
15 15
제13항 또는 제14항에 있어서, 상기 제1 패시베이션막을 형성하는 단계에서,상기 제1 패시베이션막은 트레블링 웨이브 리액터형 증착법, 리모트 플라즈마 원자층 증착법 및 다이렉트 플라즈마 원자층 증착법 중 어느 하나의 원자층 증착법을 통해 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조 방법
16 16
제13항 내지 제15항 중 어느 한 항의 방법으로 제작된 산화물 박막 트랜지스터
17 17
버퍼막이 형성된 기판에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극 및 상기 드레인 전극 사이에 산화물 반도체막을 형성하는 단계;상기 산화물 반도체막이 형성된 기판 전면에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;상기 게이트 전극이 형성된 기판 전면에 원자층 증착법을 통해 제1 패시베이션막을 형성하는 단계; 및상기 제1 패시베이션막 상에 제2 패시베이션막을 형성하는 단계;를 포함하는 산화물 박막 트랜지스터의 제조 방법
18 18
제17항의 방법으로 제작된 산화물 박막 트랜지스터
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08841665 US 미국 FAMILY
2 US20130264564 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
DOCDB 패밀리 정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 서울대학교 산학협력 정보통신산업원천기술개발사업 고품위 Plastic AMOLED 원천기술 개발